AM3352BZCZA100 Mikroprocesoroj - MPU ARM Cortex-A8 MPU
♠ Produkta Priskribo
Produkta Atributo | Atributa Valoro |
Fabrikisto: | Texas Instruments |
Produkta Kategorio: | Mikroprocesoroj - MPU |
RoHS: | Detaloj |
Monta Stilo: | SMD/SMT |
Pako/Kazo: | PBGA-324 |
Serio: | AM3352 |
Kerno: | ARM Cortex A8 |
Nombro da Kernoj: | 1 Kerno |
Larĝo de Datuma Buso: | 32 bitoj |
Maksimuma Horloĝa Frekvenco: | 1 GHz |
L1 Kaŝmemoro pri instrukcio: | 32 kB |
L1 Kaŝmemoro da datumoj: | 32 kB |
Funkcia Proviza Tensio: | 1.325 V |
Minimuma Operacia Temperaturo: | - 40 C |
Maksimuma Funkcia Temperaturo: | + 125 C |
Pakado: | Pleto |
Marko: | Texas Instruments |
Datuma RAM Grandeco: | 64 kB, 64 kB |
Datuma ROM Grandeco: | 176 kB |
Disvolva Ilaro: | TMDXEVM3358 |
I/O-tensio: | 1.8 V, 3.3 V |
Interfaco Tipo: | POVAS, Eterreto, I2C, SPI, UART, USB |
L2 Kaŝmemoro-Instrukcio/Datummemoro: | 256 kB |
Memora Tipo: | L1/L2/L3 Kaŝmemoro, RAM, ROM |
Sentema al humideco: | Jes |
Nombro da Temporiziloj/Nombriloj: | 8 Temporizilo |
Serio de procesoroj: | Sitara |
Produkta Tipo: | Mikroprocesoroj - MPU |
Fabrika Pako Kvanto: | 126 |
Subkategorio: | Mikroprocesoroj - MPU |
Komercnomo: | Sitara |
Gardhundaj Temporiziloj: | Gardhundo Tempigilo |
Unueca pezo: | 1.714 g |
♠ AM335x Sitara™-Procesoroj
La AM335x-mikroprocesoroj, bazitaj sur la ARM Cortex-A8-procesoro, estas plibonigitaj per bildo, grafika prilaborado, ekstercentraj kaj industriaj interfacaj elektoj kiel EtherCAT kaj PROFIBUS.La aparatoj subtenas altnivelajn operaciumojn (HLOS).Procesoro SDK Linux® kaj TI-RTOS estas senpage haveblaj de TI.
La mikroprocesoro AM335x enhavas la subsistemojn montritajn en la Funkcia Blokdiagramo kaj mallonga priskribo de ĉiu sekvas:
La enhavas la subsistemojn montritajn en la Funkcia Blokdiagramo kaj mallonga priskribo de ĉiu sekvas:
La subsistemo de mikroprocesoro-unuo (MPU) baziĝas sur la procesoro ARM Cortex-A8 kaj la subsistemo PowerVR SGX™ Graphics Accelerator disponigas 3D-grafikan akcelon por subteni ekranajn kaj ludajn efikojn.La PRU-ICSS estas aparta de la ARM-kerno, permesante sendependan funkciadon kaj horloĝon por pli granda efikeco kaj fleksebleco.
La PRU-ICSS ebligas kromajn periferiajn interfacojn kaj realtempajn protokolojn kiel ekzemple EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos kaj aliaj.Plie, la programebla naturo de la PRU-ICSS, kune kun sia aliro al pingloj, eventoj kaj ĉiuj sistemo-sur-blato (SoC) rimedoj, disponigas flekseblecon en efektivigado de rapidaj, realtempaj respondoj, specialigitaj datumoj pritraktado operacioj, kutimaj periferiaj interfacoj. , kaj en malŝarĝado de taskoj de la aliaj procesorkernoj de SoC.
• Ĝis 1-GHz Sitara™ ARM® Cortex® -A8 32-Bita RISC-Procesoro
- Koprocesoro NEON™ SIMD
- 32KB de L1-Instrukcio kaj 32KB de Datuma Kaŝmemoro Kun Unu-Erara Detekto (Pareco)
- 256KB de L2-Kaŝmemoro Kun Erara Korekta Kodo (ECC)
– 176KB de Sur-blato Boot ROM
– 64KB de Dediĉita RAM
- Emulado kaj Sencimigo - JTAG
- Interrompa Regilo (ĝis 128 Interrompaj Petoj)
• Sur-blata Memoro (Komuna L3 RAM)
– 64KB de Ĝeneral-Uza Sur-blata Memorregilo (OCMC) RAM
– Alirebla por Ĉiuj Majstroj
- Subtenas Retenadon por Rapida Vekiĝo
• Eksteraj Memoraj Interfacoj (EMIF)
- Regilo mDDR (LPDDR), DDR2, DDR3, DDR3L:
- mDDR: 200-MHz-horloĝo (400-MHz-datumrapideco)
- DDR2: 266-MHz Horloĝo (532-MHz datumrapideco)
- DDR3: 400-MHz-horloĝo (800-MHz-datumrapideco)
- DDR3L: 400-MHz Horloĝo (800-MHz Datumrapideco)
– 16-Bita Datuma Buso
– 1GB de Tuta Adresebla Spaco
- Subtenas Unu x16 aŭ Du x8 Memor-Aparataj Agordoj
- Ĝenerala-Uza Memorregilo (GPMC)
- Fleksebla 8-Bita kaj 16-Bita Nesinkrona Memora Interfaco Kun ĝis Sep Elektoj de Pecetoj (NAND, NOR, Muxed-NOR, SRAM)
– Uzas BCH-kodon por subteni 4-, 8- aŭ 16-bit ECC
- Uzas Hamming-Kodon por Subteni 1-Bitan ECC
- Modulo pri Erara Lokilo (ELM)
- Uzita kune kun la GPMC por Loki Adresojn de Datumaj Eraroj de Sindromaj Polinomoj Generataj Uzante BCH-Algoritmon
- Elportas 4-, 8-, kaj 16-bitojn po 512-bajtaj blokaj eraroj-loko bazitaj sur BCH-algoritmoj
• Programebla Realtempa Unuo-Subsistemo kaj Industria Komunikado-Subsistemo (PRU-ICSS)
- Subtenas Protokolojn kiel EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ kaj Pli
- Du Programeblaj Realtempaj Unuoj (PRUoj)
- 32-Bita Ŝarĝo/Stoka RISC-Procesoro Kapabla Funkcii ĉe 200 MHz
- 8KB de Instrua RAM Kun Unu-Erara Detekto (Pareco)
- 8KB de Datuma RAM Kun Unu-Erara Detekto (Pareco)
- Unu-Cikla 32-Bita Multobligilo Kun 64-Bita Akumulilo
- Plibonigita GPIO-Modulo Provizas Ŝanĝan En/Elen-Subtenon kaj Paralelan Riglilon sur Ekstera Signalo
- 12KB de Komuna RAM Kun Unu-Erara Detekto (Pareco)
– Tri 120-bajtaj Registrobankoj Alireblaj de Ĉiu PRU
- Interrompa Regilo (INTC) por Pritraktado de Sistemaj Enigo-Okazaĵoj
- Loka Interkonekta Buso por Konekti Internajn kaj Eksterajn Majstrojn al la Rimedoj Ene de la PRU-ICSS
- Ekstercentraloj Ene de la PRU-ICSS:
- Unu UART-Haveno Kun Fluo-Kontrolpingloj, Subtenas ĝis 12 Mbps
– Unu Plibonigita Kapto (eCAP) Modulo
- Du MII Ethernet-Havenoj kiuj Subtenas Industrian Eterreton, kiel EtherCAT
- Unu MDI-haveno
• Potenco, Restarigi, kaj Horloĝo Administrado (PRCM) Modulo
- Kontrolas la eniron kaj eliron de Stand-By kaj Profund-dorma reĝimoj
- Respondeca pri Dorma Sekvencado, Potenca Domajna Ŝaltilo-Malŝaltita Sekvencado, Vekiĝo-Sekvencado kaj Potenca Domajna Ŝaltilo-Sekvencado
– Horloĝoj
- Integrita 15- ĝis 35-MHz Altfrekvenca Oscilatoro Uzita por Generi Referencan Horloĝon por Diversaj Sistemoj kaj Ekstercentraj Horloĝoj
- Subtenas Individuan Horloĝon Ebligi kaj Malŝalti Kontrolon por Subsistemoj kaj Ekstercentraloj por Faciligi Malgrandan Elektron Konsumon
- Kvin ADPLL-oj por Generi Sistemajn Horloĝojn (MPU-Subsistemo, DDR-Interfaco, USB kaj Ekstercentraloj [MMC kaj SD, UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)
– Potenco
- Du Neŝanĝeblaj Potencaj Domajnoj (Realtempa Horloĝo [RTC], Vekiĝo-Logiko [VEKIO])
- Tri Ŝalteblaj Potencaj Domajnoj (MPU-Subsistemo [MPU], SGX530 [GFX], Ekstercentraj kaj Infrastrukturo [PER])
- Efektigas SmartReflex™ Klason 2B por Kerna Tensia Skalado Bazita Sur Temperaturo, Proceza Variado kaj Agado (Adapta Tensia Skalado [AVS])
- Dinamika Tensia Frekvenca Skalado (DVFS)
• Realtempa Horloĝo (RTC)
- Realtempa Dato (Tago-Monato-Jaro-Tago de Semajno) kaj Tempo (Horoj-Minutoj-Sekundoj) Informoj
- Interna 32.768-kHz Oscilatoro, RTC-Logiko kaj 1.1-V Interna LDO
- Sendependa Power-on-Reset (RTC_PWRONRSTn) Enigo
- Dediĉita Eniga Pinglo (EXT_WAKEUP) por Eksteraj Vekaj Eventoj
- Programebla Alarmo Uzeblas por Generi Internajn Interrompojn al la PRCM (por Vekiĝo) aŭ Cortex-A8 (por Eventa Sciigo)
- Programebla Alarmo Uzeblas Kun Ekstera Eligo (PMIC_POWER_EN) Por Ebligi la Potencan Administradon IC por Restarigi Ne-RTC-Potencajn Domajnojn
• Ekstercentraloj
- Ĝis du USB 2.0 Altrapidaj DRD (Duobla Rola Aparato) Havenoj Kun Integrita PHY
- Ĝis Du Industria Gigabit Ethernet MAC-oj (10, 100, 1000 Mbps)
- Integrita Ŝaltilo
- Ĉiu MAC Subtenas MII, RMII, RGMII, kaj MDIO-Interfacojn
– Ethernet MAC-oj kaj Ŝaltilo Povas Funkcii Sendepende de Aliaj Funkcioj
- IEEE 1588v1 Preciza Tempo-Protokolo (PTP)
- Ĝis Du Havenoj de Kontrolilo-Area Reto (CAN).
- Subtenas CAN-Version 2 Partojn A kaj B
- Ĝis Du Plurkanalaj Aŭdaj Seriaj Havenoj (McASPoj)
- Transsendu kaj Ricevu Horloĝojn ĝis 50 MHz
- Ĝis Kvar Seriaj Datumaj Stiftoj per McASP-Haveno Kun Sendependaj TX kaj RX Horloĝoj
- Subtenas Time Division Multiplexing (TDM), Inter-IC Sound (I2S), kaj Similajn Formatojn
- Subtenas Dissendon de Cifereca Audio-Interfaco (formatoj SPDIF, IEC60958-1 kaj AES-3)
- FIFO-Bufroj por Transsendo kaj Ricevo (256 Bajtoj)
– Ĝis ses UART-oj
- Ĉiuj UART-oj Subtenas IrDA kaj CIR-Reĝimojn
- Ĉiuj UART-oj Subtenas RTS kaj CTS Fluokontrolon
- UART1 Subtenas Plenan Modeman Kontrolon
- Ĝis Du Majstraj kaj Sklavaj McSPI Seriaj Interfacoj
– Ĝis Du Pecetoj Elektoj
- Ĝis 48 MHz
- Ĝis Tri MMC, SD, SDIO-Havenoj
– 1-, 4- kaj 8-bitaj MMC, SD, SDIO-Reĝimoj
- MMCSD0 havas Dediĉitan Potencan Relon por 1.8-V aŭ 3.3-V Operacio
- Ĝis 48-MHz-Transigo de Datumoj
- Subtenas Kartan Detekton kaj Skriban Protekton
- Konformas al MMC4.3, SD, SDIO 2.0 Specifoj
– Ĝis Tri I 2C Majstraj kaj Sklavaj Interfacoj
- Norma Reĝimo (ĝis 100 kHz)
- Rapida Reĝimo (ĝis 400 kHz)
– Ĝis Kvar Bankoj de Ĝeneraluzeblaj I/O (GPIO) Stiftoj
- 32 GPIO-Stiftoj per Banko (Multipleksitaj Kun Aliaj Funkciaj Stiftoj)
- GPIO-Stiftoj Povas esti Uzeblaj kiel Interrompaj Enigaĵoj (ĝis Du Interrompaj Enigaĵoj per Banko)
– Ĝis Tri Eksteraj DMA-Evenaj Enigaĵoj, kiuj ankaŭ povas esti uzataj kiel interrompaj enigaĵoj
– Ok 32-Bitaj Ĝeneraluzeblaj Temporiziloj
– DMTIMER1 estas 1-ms Temporizilo Uzita por Mastruma Sistemo (OS) Ticks
– DMTIMER4–DMTIMER7 estas alpinglitaj
– Unu Gardhundo-Temigilo
- SGX530 3D Grafika Motoro
– Kahelo-Bazita Arkitekturo Liverante ĝis 20 Milionojn da Pluranguloj por Sekundo
- Universala Scalable Shader Engine (USSE) estas Multfadena Motoro Enkorpiganta Pixel kaj Vertex Shader Funkcio
- Altnivela Ombrila Karakterizaĵo Aro en Troo de Microsoft VS3.0, PS3.0, kaj OGL2.0
- Industria Norma API-Subteno de Direct3D Mobile, OGL-ES 1.1 kaj 2.0, kaj OpenMax
- Fajna Taskŝanĝo, Ŝarĝbalancado kaj Potenca Administrado
- Altnivela Geometria DMA-Driven Operacio por Minimuma CPU-Interago
- Programebla Altkvalita Bildo Anti-Aliasing
- Plene Virtualigita Memoradresado por OS-Operacio en Unuigita Memora Arkitekturo
• Ludaj Ekstercentraloj
• Hejma kaj Industria Aŭtomatigo
• Konsumantaj Medicinaj Aparatoj
• Presiloj
• Smart Toll Systems
• Konektitaj Vendmaŝinoj
• Pesilo
• Edukaj Konzoloj
• Altnivelaj Ludiloj