AM3352BZCZA100 Mikroprocesoroj - MPU ARM Cortex-A8 MPU
♠ Produkta Priskribo
| Produkta Atributo | Atributa Valoro |
| Fabrikisto: | Teksasaj Instrumentoj |
| Produkta Kategorio: | Mikroprocesoroj - MPU |
| RoHS: | Detaloj |
| Munta Stilo: | SMD/SMT |
| Pakaĵo/Kesto: | PBGA-324 |
| Serio: | AM3352 |
| Kerno: | ARM Cortex A8 |
| Nombro de Kernoj: | 1 Kerno |
| Larĝo de Datenbuso: | 32-bita |
| Maksimuma Horloĝa Frekvenco: | 1 GHz |
| L1 Kaŝmemora Instrukcia Memoro: | 32 kB |
| L1 Kaŝmemora Datummemoro: | 32 kB |
| Funkciiga Proviza Tensio: | 1.325 V |
| Minimuma Funkciiga Temperaturo: | - 40 °C |
| Maksimuma Funkciiga Temperaturo: | + 125 °C |
| Pakado: | Pleto |
| Marko: | Teksasaj Instrumentoj |
| Grandeco de datuma RAM: | 64 kB, 64 kB |
| Datuma ROM-grandeco: | 176 kilobajtoj |
| Evoluiga Kompleto: | TMDXEVM3358 |
| I/O-tensio: | 1.8 V, 3.3 V |
| Interfaca Tipo: | POVAS, Eterreto, I2C, SPI, UART, USB |
| L2-kaŝmemora instrukcio / datummemoro: | 256 kilobajtoj |
| Memortipo: | L1/L2/L3 Kaŝmemoro, RAM, ROM |
| Humideca Sentema: | Jes |
| Nombro de Tempigiloj/Nombriloj: | 8 Tempigilo |
| Procesora Serio: | Sitara |
| Produkta Tipo: | Mikroprocesoroj - MPU |
| Fabrikpakaĵa Kvanto: | 126 |
| Subkategorio: | Mikroprocesoroj - MPU |
| Varnomo: | Sitara |
| Gardhundaj Tempigiloj: | Gardhunda Tempigilo |
| Unuopezo: | 1.714 gramoj |
♠ AM335x Sitara™ Procesoroj
La mikroprocesoroj AM335x, bazitaj sur la procesoro ARM Cortex-A8, estas plibonigitaj per bildo, grafika prilaborado, flankaparatoj kaj industriaj interfacaj opcioj kiel EtherCAT kaj PROFIBUS. La aparatoj subtenas altnivelajn operaciumojn (HLOS). Procesora SDK Linux® kaj TI-RTOS estas haveblaj senpage de TI.
La mikroprocesoro AM335x enhavas la subsistemojn montritajn en la funkcia blokdiagramo kaj mallonga priskribo de ĉiu sekvas:
Ĝi enhavas la subsistemojn montritajn en la Funkcia Bloka Diagramo kaj mallonga priskribo de ĉiu sekvas:
La subsistemo de la mikroprocesora unuo (MPU) baziĝas sur la procesoro ARM Cortex-A8 kaj la subsistemo PowerVR SGX™ Graphics Accelerator provizas 3D grafikan akcelon por subteni ekranajn kaj ludajn efikojn. La PRU-ICSS estas aparta de la ARM-kerno, permesante sendependan funkciadon kaj horloĝan sinkronigon por pli granda efikeco kaj fleksebleco.
La PRU-ICSS ebligas pliajn flankaparatajn interfacojn kaj realtempajn protokolojn kiel EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos, kaj aliajn. Plie, la programebla naturo de la PRU-ICSS, kune kun ĝia aliro al stiftoj, eventoj kaj ĉiuj sistemo-sur-ĉipo (SoC) rimedoj, provizas flekseblecon en efektivigo de rapidaj, realtempaj respondoj, specialigitaj datenmanipulaj operacioj, kutimaj flankaparataj interfacoj, kaj en malŝarĝado de taskoj de la aliaj procesoraj kernoj de SoC.
• Ĝis 1-GHz Sitara™ ARM® Cortex® -A8 32-bita RISC-procesoro
– NEON™ SIMD Kunprocesoro
– 32KB de L1-instrukcio kaj 32KB de datenkaŝmemoro kun unu-erara detekto (pareco)
– 256KB da L2-kaŝmemoro kun erarkorekta kodo (ECC)
– 176KB da surĉipa startmemorilo
– 64KB de dediĉita RAM
– Emulado kaj Sencimigado – JTAG
– Interrompa Regilo (ĝis 128 Interrompaj Petoj)
• Surĉipa memoro (komuna L3 RAM)
– 64KB da Ĝeneraluzebla Surĉipa Memorregilo (OCMC) RAM
– Alirebla por Ĉiuj Majstroj
- Subtenas Retenadon por Rapida Vekiĝo
• Eksteraj Memor-Interfacoj (EMIF)
- Regilo mDDR (LPDDR), DDR2, DDR3, DDR3L:
– mDDR: 200-MHz Horloĝo (400-MHz Datumrapideco)
– DDR2: 266-MHz Horloĝo (532-MHz Datumrapideco)
– DDR3: 400-MHz Horloĝo (800-MHz Datumrapideco)
– DDR3L: 400-MHz Horloĝo (800-MHz Datumrapideco)
– 16-bita datenbuso
– 1GB da Totala Adresebla Spaco
- Subtenas Unu x16 aŭ Du x8 Memor-Aparatajn Agordojn
– Ĝeneraluzebla Memorregilo (GPMC)
– Fleksebla 8-bita kaj 16-bita asinkrona memorinterfaco kun ĝis sep ĉipselektoj (NAND, NOR, Muxed-NOR, SRAM)
– Uzas BCH-kodon por subteni 4-, 8- aŭ 16-bitan ECC
– Uzas Hamming-kodon por subteni 1-bitan ECC
– Modulo por Lokigi Erarojn (ELM)
– Uzata kune kun la GPMC por lokalizi adresojn de dateneraroj el sindromaj polinomoj generitaj per BCH-algoritmo
– Subtenas 4-, 8- kaj 16-bitajn erarlokigojn por 512-bajta bloko bazitajn sur BCH-algoritmoj
• Subsistemo de Programebla Realtempa Unuo kaj Subsistemo de Industria Komunikado (PRU-ICSS)
– Subtenas protokolojn kiel EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, kaj pli
– Du Programeblaj Realtempaj Unuoj (PRUoj)
– 32-bita RISC-procesoro kun ŝarĝo/stokado kapabla funkcii je 200 MHz
– 8KB da instrukcia RAM kun detekto de unu eraro (pareco)
– 8KB da Datenmemoro kun Detekto de Unuopa Eraro (Pareco)
– Unucikla 32-bita multiplikilo kun 64-bita akumulilo
– Plibonigita GPIO-Modulo Provizas Ŝovsubtenon En/El kaj Paralelan Riglilon ĉe Ekstera Signalo
– 12KB da komuna RAM kun detekto de unuopa eraro (pareco)
– Tri 120-bajtaj registrobankoj alireblaj de ĉiu PRU
– Interrompa Regilo (INTC) por Pritrakti Sistem-Enirajn Okazaĵojn
– Loka Interkonekta Buso por Konekti Internajn kaj Eksterajn Majstrojn al la Rimedoj Ene de la PRU-ICSS
– Periferiaĵoj Ene de la PRU-ICSS:
– Unu UART-Pordo Kun Flukontrolaj Stiftoj, Subtenas ĝis 12 Mbps
– Unu Plibonigita Kapto (eCAP) Modulo
– Du MII Ethernet-havenoj kiuj subtenas industrian Ethernet, kiel ekzemple EtherCAT
– Unu MDIO-Pordo
• Modulo pri Potenco, Restarigo kaj Horloĝa Administrado (PRCM)
– Kontrolas la eniron kaj eliron de atendreĝimoj kaj profunda dormreĝimoj
– Respondeca pri Dormsekvencado, Sekvencado de Malŝalto de Potenco-Domajno, Sekvencado de Vekiĝo, kaj Sekvencado de Ŝalto-Potenco-Domajno
– Horloĝoj
– Integra 15- ĝis 35-MHz Altfrekvenca Oscilatoro Uzata por Generi Referencan Horloĝon por Diversaj Sistemaj kaj Periferaj Horloĝoj
- Subtenas Individuan Horloĝan Aktivigon kaj Malaktivigon por Subsistemoj kaj Periferiaĵoj por Faciligi Reduktitan Energikonsumon
– Kvin ADPLL-oj por generi sistemajn horloĝojn (MPU-subsistemo, DDR-interfaco, USB kaj flankaparatoj [MMC kaj SD, UART, SPI, I2C], L3, L4, Eterreto, GFX [SGX530], LCD-piksela horloĝo)
– Potenco
– Du Neŝalteblaj Potenco-Domajnoj (Realtempa Horloĝo [RTC], Vekiga Logiko [WAKEUP])
– Tri Ŝalteblaj Potenco-Domajnoj (MPU-Subsistemo [MPU], SGX530 [GFX], Periferiaĵoj kaj Infrastrukturo [PER])
– Implementas SmartReflex™ Klason 2B por Kerna Tensio-Skalo Bazita sur Ŝablona Temperaturo, Proceza Vario kaj Elfaro (Adaptiva Tensio-Skalo [AVS])
– Dinamika Tensio-Frekvenca Skalo (DVFS)
• Realtempa Horloĝo (RTC)
– Informoj pri realtempa dato (Tago-Monato-Jaro-Semajntago) kaj tempo (Horoj-Minutoj-Sekundoj)
– Interna 32,768-kHz Oscilatoro, RTC Logiko kaj 1,1-V Interna LDO
– Sendependa Enigo de Rekomencigo (RTC_PWRONRSTn)
– Dediĉita Eniga Pinglo (EXT_WAKEUP) por Eksteraj Vekigaj Okazaĵoj
– Programebla Alarmo Uzeblas por Generi Internajn Interrompojn al la PRCM (por Vekiĝo) aŭ Cortex-A8 (por Sciigo pri Okazaĵoj)
– Programebla Alarmo Uzebla Kun Ekstera Eligo (PMIC_POWER_EN) por Ebligi al la Potenca Administrada IC Restarigi Ne-RTC-Potencajn Domajnojn
• Flankaj aparatoj
– Ĝis Du USB 2.0 Alt-Rapidaj DRD (Duobla-Rola Aparato) Pordoj Kun Integra PHY
– Ĝis Du Industriaj Gigabit Ethernet MAC-oj (10, 100, 1000 Mbps)
– Integra Ŝaltilo
– Ĉiu MAC subtenas interfacojn MII, RMII, RGMII kaj MDIO
– Ethernet MAC-oj kaj ŝaltilo povas funkcii sendepende de aliaj funkcioj
– IEEE 1588v1 Preciza Tempo-Protokolo (PTP)
– Ĝis Du Regilo-Area Reto (CAN) Pordoj
– Subtenas CAN-Version 2 Partojn A kaj B
– Ĝis Du Multkanalaj Aŭdio-Seriaj Datumoj (McASPoj)
– Elsendaj kaj Ricevaj Horloĝoj ĝis 50 MHz
– Ĝis Kvar Seriaj Datenpingloj por ĉiu McASP-Pordo Kun Sendependaj TX kaj RX-Horloĝoj
- Subtenas Tempodividan Multipleksadon (TDM), Inter-IC-Sonon (I2S), kaj Similajn Formatojn
– Subtenas Ciferecan Aŭdio-Interfacan Transdonon (SPDIF, IEC60958-1, kaj AES-3-Formatoj)
– FIFO-bufroj por elsendo kaj ricevo (256 bajtoj)
– Ĝis Ses UART-oj
– Ĉiuj UART-oj subtenas IrDA kaj CIR-reĝimojn
– Ĉiuj UART-oj subtenas RTS kaj CTS-fluokontrolon
– UART1 Subtenas Plenan Modem-Kontrolon
– Ĝis Du Majstraj kaj Sklavaj McSPI Seriaj Interfacoj
– Ĝis Du Ĉipaj Elektoj
– Ĝis 48 MHz
– Ĝis Tri MMC, SD, SDIO-Pordoj
– 1-, 4- kaj 8-bitaj MMC, SD, SDIO-reĝimoj
– MMCSD0 havas dediĉitan potencrelon por 1,8-V aŭ 3,3-V funkciado
– Datuma Transiga Rapido Ĝis 48-MHz
- Subtenas Karto-Detekton kaj Skribo-Protekton
– Konformas al la specifoj de MMC4.3, SD, SDIO 2.0
– Ĝis Tri I 2C Majstra kaj Sklava Interfacoj
– Norma Reĝimo (ĝis 100 kHz)
– Rapida Reĝimo (ĝis 400 kHz)
– Ĝis Kvar Bankoj de Ĝeneraluzeblaj I/O (GPIO) Stiftoj
– 32 GPIO-stiftoj po banko (multipleksitaj kun aliaj funkciaj stiftoj)
– GPIO-pingloj povas esti uzataj kiel interrompaj enigoj (ĝis du interrompaj enigoj por banko)
– Ĝis Tri Eksteraj DMA-Okazaĵaj Enigoj, kiuj ankaŭ povas esti uzataj kiel Interrompaj Enigoj
– Ok 32-bitaj ĝeneraluzeblaj tempigiloj
– DMTIMER1 estas 1-ms-tempigilo uzata por tiktakoj de operaciumo (OS)
– DMTIMER4–DMTIMER7 estas Alpinglitaj Eksteren
– Unu Gardhunda Tempmezurilo
– SGX530 3D Grafika Motoro
– Kahel-bazita arkitekturo liverante ĝis 20 milionojn da plurlateroj po sekundo
– Universal Scalable Shader Engine (USSE) estas plurfadena motoro kiu inkluzivas pikselajn kaj verticajn ombrajn funkciojn.
– Pliaj Ombraj Funkcioj de Microsoft VS3.0, PS3.0, kaj OGL2.0
– Industria Normo API-Subteno de Direct3D Mobile, OGL-ES 1.1 kaj 2.0, kaj OpenMax
– Detala Taskoŝanĝado, Ŝarĝ-Ekvilibro kaj Energiadministrado
– Altnivela Geometrio DMA-Movita Operacio por Minimuma CPU-Interagado
– Programebla altkvalita bilda kontraŭpseŭdonimigo
– Plena Virtualigita Memora Adresado por Operaciuma Funkciado en Unuigita Memora Arkitekturo
• Ludaj Periferiaĵoj
• Hejma kaj Industria Aŭtomatigo
• Konsumantaj Medicinaj Aparatoj
• Presiloj
• Inteligentaj Pagsistemoj
• Konektitaj Vendmaŝinoj
• Pesiloj
• Edukaj Konzoloj
• Altnivelaj Ludiloj
