ATSAM4S4AA-MU ARM-Mikroregiloj MCU QFNGREENIND

Kerno
̶ ARM Cortex-M4 kun 2 Kbajtoj da kaŝmemoro funkcianta ĝis 120 MHz
̶ Memorprotekta Unuo (MPU)
̶ DSP-instrukciaro
̶ Thumb®-2 instrukciaro

Kongrua kunigo de pinglo al pinglo kun heredaĵaj produktoj SAM3N, SAM3S, SAM4N kaj SAM7S (64-pingla versio)

Memoroj
̶ Ĝis 2048 Kbajtoj da enigita fulmmemoro kun laŭvola duobla bankmemoro kaj kaŝmemoro, ECC, sekureca bito kaj ŝlosiloPecoj
̶ Ĝis 160 Kbajtoj da enigita SRAM
̶ 16 Kbajtoj da ROM kun enigitaj startigilo-rutinoj (UART, USB) kaj IAP-rutinoj
̶ 8-bita Static Memory Controller (SMC): SRAM, PSRAM, NOR kaj NAND Flash-subteno

Sistemo
̶ Enkonstruita tensioreguligilo por unu-fonta funkciigo
̶ Reŝaltilo ĉe ŝaltado (POR), detektilo de ŝaltado (BOD) kaj gardohundo por sekura funkciado
̶ Kvarcaj aŭ ceramikaj resonatoraj oscilatoroj: 3 ĝis 20 MHz ĉefa potenco kun paneodetekto kaj laŭvola malaltpotenca32.768 kHz por RTC aŭ aparathorloĝo
̶ RTC kun gregoria kaj persa kalendara reĝimo, ondforma generado en malaltpotencaj reĝimoj
̶ RTC-nombrila kalibrada cirkvito kompensas por 32,768 kHz-kristala frekvenca malprecizeco
̶ Altpreciza 8/12 MHz fabrike-agordita interna RC-oscilatoro kun defaŭlta frekvenco de 4 MHz por aparata ekfunkciigo,aliro en aplikaĵo por frekvenca alĝustigo
̶ Malrapida horloĝa interna RC-oscilatoro kiel konstanta malalt-potenca aparathorloĝo
̶ Du PLL-oj ĝis 240 MHz por aparata horloĝo kaj por USB
̶ Temperatursensilo
̶ Malalt-energia manipulado-detekto ĉe du enigoj, kontraŭmanipulado per tuja forigo de ĝeneraluzebla rezerva sistemoregistroj (GPBR)
Ĝis 22 Peripheral DMA (PDC) kanaloj

Malalt-energiaj reĝimoj
̶ Dormo, Atendo kaj Rezerva reĝimoj; konsumo ĝis 1 µA en Rezerva reĝimo

Periferiaĵoj
̶ USB 2.0 Aparato: 12 Mbps, 2668 bajtoj FIFO, ĝis 8 dudirektaj finpunktoj, surĉipa sendilo
̶ Ĝis du USART-oj kun ISO7816, IrDA®, RS-485, SPI, Manĉestro kaj Modemreĝimo
̶ Du 2-drataj UART-oj
̶ Ĝis du du-drataj interfacaj moduloj (I2C-kongruaj), unu SPI, unu Seria Sinkrona Regilo (I2S), unualtrapida Multmedia Karto-Interfaco (SDIO/SD-Karto/MMC)
̶ Du 3-kanalaj 16-bitaj Tempmezuriloj kun kapto, ondformo, komparo kaj PWM-reĝimo, Kvadratura malĉifrilologiko kaj 2-bita griza supren/malsupren nombrilo por paŝomotoro
̶ 4-kanala 16-bita PWM kun komplementa eligo, erara enigo, 12-bita morttempa generatora nombrilo por motorokontrolo
̶ 32-bita realtempa tempigilo kaj RTC kun kalendaro, alarmo kaj 32 kHz-aj tajlado-funkcioj
̶ 256-bitaj Ĝeneraluzeblaj Rezervaj Registroj (GPBR)
̶ Ĝis 16-kanala, 1Msps ADC kun diferenciga eniga reĝimo kaj programebla gajno-ŝtupo kaj aŭtomata kalibrado
̶ Unu 2-kanala 12-bita 1Msps DAC
̶ Unu Analoga Komparilo kun fleksebla eniga elekto, elektebla eniga histerezo
̶ 32-bita Cikla Redundanca Kontrola Kalkula Unuo (CRCCU) por datumintegreca kontrolo de ekster-/sur-ĉipaj memoroj
̶ Registra Skribprotekto

Enigo/Eligo
̶ Ĝis 79 enigo/eligo-linioj kun ekstera interrompa kapablo (randa aŭ nivela sentemo), kontraŭresaltado, erarfiltrado kaj onde-seria rezistila finigo
̶ Tri 32-bitaj paralelaj enigo/eligo-regiloj, Periferia DMA-helpata paralela kaptoreĝimo

Pakaĵoj
̶ 100-plumbaj pakaĵoj

LQFP – 14 x 14 mm, paŝo 0,5 mm

TFBGA – 9 x 9 mm, paŝo 0,8 mm

VFBGA – 7 x 7 mm, paŝo 0,65 mm
̶ 64-konduktaj pakaĵoj

LQFP – 10 x 10 mm, paŝo 0,5 mm

QFN – 9 x 9 mm, paŝo 0,5 mm

WLCSP – 4,42 x 4,72 mm, paŝo 0,4 mm (SAM4SD32/SAM4SD16)

WLCSP – 4,42 x 3,42 mm, paŝo 0,4 mm (SAM4S16/S8)

WLCSP – 3,32 x 3,32 mm, paŝo 0,4 mm (SAM4S4/S2)
̶ 48-konduktaj pakaĵoj

LQFP – 7 x 7 mm, paŝo 0,5 mm

QFN – 7 x 7 mm, paŝo 0,5 mm