LCMXO2-2000HC-4BG256C FPGA - Kampa Programebla Pordega Tablo 2112 LUToj 207 IO 3.3V 4 Spd
♠ Produkta Priskribo
| Produkta Atributo | Atributa Valoro |
| Fabrikisto: | Krado |
| Produkta Kategorio: | FPGA - Field Programable Gate Array |
| RoHS: | Detaloj |
| Serio: | LCMXO2 |
| Nombro de Logikaj Elementoj: | 2112 LE |
| Nombro da I/Oj: | 206 I/O |
| Provizo-tensio - Min: | 2.375 V |
| Proviza Tensio - Maksimuma: | 3.6 V |
| Minimuma Operacia Temperaturo: | 0 C |
| Maksimuma Funkcia Temperaturo: | + 85 C |
| Datumkurso: | - |
| Nombro da Transriceviloj: | - |
| Monta Stilo: | SMD/SMT |
| Pako/Kazo: | CABGA-256 |
| Pakado: | Pleto |
| Marko: | Krado |
| Distribuita RAM: | 16 kbit |
| Enigita Bloko RAM - EBR: | 74 kbit |
| Maksimuma Operacia Ofteco: | 269 MHz |
| Sentema al humideco: | Jes |
| Nombro de Logika Tabelo-Blokoj - LABoj: | 264 LAB |
| Funkcia Proviza Kurento: | 4,8 mA |
| Funkcia Proviza Tensio: | 2,5 V/3,3 V |
| Produkta Tipo: | FPGA - Field Programable Gate Array |
| Fabrika Pako Kvanto: | 119 |
| Subkategorio: | Programeblaj Logikaj ICoj |
| Tuta Memoro: | 170 kbit |
| Komercnomo: | MachXO2 |
| Unueca pezo: | 0.429319 oz |
1. Fleksebla Logika Arkitekturo
• Ses aparatoj kun 256 ĝis 6864 LUT4 kaj 18 ĝis 334 I/Os Ultra Low Power Devices
• Altnivela 65 nm malalta potenco procezo
• Eĉ 22 µW standby potenco
• Programebla malalta svinga diferencialo I/Os
• Stand-by-reĝimo kaj aliaj energiŝparaj opcioj 2. Enigita kaj Distribuita Memoro
• Ĝis 240 kbitoj sysMEM™ Embedded Block RAM
• Ĝis 54 kbitoj Distribuita RAM
• Dediĉita FIFO-kontrola logiko
3. Sur-blato Uzanto Flash Memoro
• Ĝis 256 kbitoj de Uzanta Flash Memoro
• 100.000 skribcikloj
• Alirebla per interfacoj WISHBONE, SPI, I2 C kaj JTAG
• Povas esti uzata kiel mola procesoro PROM aŭ kiel Flash-memoro
4. Antaŭ-Inĝenierita Fonto Sinkrona I/O
• DDR-registroj en I/O-ĉeloj
• Dediĉita gearing logiko
• 7:1 Gearing por Display I/Os
• Ĝenerala DDR, DDRX2, DDRX4
• Dediĉita DDR/DDR2/LPDDR-memoro kun DQS-subteno
5. Alta Rendimento, Fleksebla I/O Buffer
• Programebla sysIO™-bufro subtenas larĝan gamon de interfacoj:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
– SSTL 25/18
– HSTL 18
- Schmitt-eksilenigaĵoj, ĝis 0,5 V histerezo
• I/Os subtenas varman socketing
• Sur-blato diferenciala fino
• Programebla tiri supren aŭ tiri malsupren reĝimo
6. Fleksebla On-Chip Clocking
• Ok primaraj horloĝoj
• Ĝis du randhorloĝoj por altrapidaj I/O-interfacoj (nur supraj kaj malsupraj flankoj)
• Ĝis du analogaj PLL-oj per aparato kun frakcia-n frekvenca sintezo
- Larĝa eniga frekvenca gamo (7 MHz ĝis 400 MHz)
7. Ne-volatila, Senfine Reagordebla
• Tuj-on
- ŝaltas en mikrosekundoj
• Unu-blato, sekura solvo
• Programebla per JTAG, SPI aŭ I2 C
• Subtenas fonan programadon de ne-vola
8.kahela memoro
• Laŭvola duobla ekkuro kun ekstera SPI-memoro
9. TransFR™ Reagordo
• En-kampa logika ĝisdatigo dum sistemo funkcias
10. Plibonigita Sistemnivela Subteno
• Sur-blato harditaj funkcioj: SPI, I2 C, temporizilo/nombrilo
• Sur-blato oscilatoro kun 5.5% precizeco
• Unika TraceID por sistema spurado
• Unufoja Programebla (OTP) reĝimo
• Ununura nutrado kun etendita mastruma gamo
• IEEE Normo 1149.1 limskanado
• IEEE 1532 konforma en-sistema programado
11. Larĝa Gamo de Pakaj Opcioj
• Opcioj de pakaĵo TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Malgranda spuro pako elektoj
– Eĉ 2,5 mm x 2,5 mm
• Denso migrado subtenata
• Altnivela halogen-libera pakado
