LCMXO2-2000HC-4BG256C FPGA - Kampe Programebla Pordega Aro 2112 LUT-oj 207 IO 3.3V 4 Rapidaj
♠ Produkta Priskribo
| Produkta Atributo | Atributa Valoro |
| Fabrikisto: | Krado |
| Produkta Kategorio: | FPGA - Kampe Programebla Pordega Aro |
| RoHS: | Detaloj |
| Serio: | LCMXO2 |
| Nombro de Logikaj Elementoj: | 2112 LE |
| Nombro de enigoj/eligoj: | 206 Enigo/Eligo |
| Proviza Tensio - Min: | 2.375 Voltoj |
| Proviza Tensio - Maks: | 3.6 V |
| Minimuma Funkciiga Temperaturo: | 0 °C |
| Maksimuma Funkciiga Temperaturo: | + 85 °C |
| Datumrapideco: | - |
| Nombro de Sensiloj: | - |
| Munta Stilo: | SMD/SMT |
| Pakaĵo / Kazo: | CABGA-256 |
| Pakado: | Pleto |
| Marko: | Krado |
| Distribuita RAM: | 16 kbitoj |
| Enkonstruita Bloka RAM - EBR: | 74 kbitoj |
| Maksimuma Funkciiga Frekvenco: | 269 MHz |
| Humideca Sentema: | Jes |
| Nombro de Logikaj Aro-Blokoj - LAB-oj: | 264 LABORATORIO |
| Funkciiga Proviza Kurento: | 4.8 mA |
| Funkciiga Proviza Tensio: | 2,5 V/3,3 V |
| Produkta Tipo: | FPGA - Kampe Programebla Pordega Aro |
| Fabrikpakaĵa Kvanto: | 119 |
| Subkategorio: | Programeblaj Logikaj IC-oj |
| Totala Memoro: | 170 kbitoj |
| Varnomo: | MachXO2 |
| Unuopezo: | 0.429319 uncoj |
1. Fleksebla Logika Arkitekturo
• Ses aparatoj kun 256 ĝis 6864 LUT4-oj kaj 18 ĝis 334 enigoj/eligoj Ultramalaltpotencaj aparatoj
• Altnivela 65 nm malaltpotenca procezo
• Eĉ nur 22 µW da rezervpotenco
• Programeblaj malalt-svingaj diferencialaj enigoj/eligoj
• Atendu reĝimon kaj aliajn energiŝparajn opciojn 2. Enkonstruita kaj Distribuita Memoro
• Ĝis 240 kbitoj sysMEM™ Enkonstruita Bloka RAM
• Ĝis 54 kbitoj da distribuita RAM
• Dediĉita FIFO-kontrollogiko
3. Surĉipa uzanto-fulmmemoro
• Ĝis 256 kbitoj da Uzanto-Fulmmemoro
• 100 000 skribcikloj
• Alirebla per interfacoj WISHBONE, SPI, I2C kaj JTAG
• Povas esti uzata kiel mola procesoro PROM aŭ kiel fulmmemoro
4. Antaŭ-inĝenierita fonta sinkrona enigo/eligo
• DDR-registroj en I/O-ĉeloj
• Dediĉita ilarlogiko
• 7:1 Rapidumado por Ekranaj Enigoj/Eligoj
• Ĝenerala DDR, DDRX2, DDRX4
• Dediĉita DDR/DDR2/LPDDR-memoro kun DQS-subteno
5. Alt-efikeca, fleksebla I/O-bufro
• Programebla sysIO™-bufro subtenas vastan gamon da interfacoj:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
– SSTL 25/18
– HSTL 18
– Schmitt-ellasilaj enigoj, ĝis 0,5 V histerezo
• Enigoj/Eligoj subtenas varman konekton
• Surĉipa diferenciga finado
• Programebla suprentirebla aŭ malsuprentirebla reĝimo
6. Fleksebla Sur-Ĉipa Tempmezurado
• Ok primaraj horloĝoj
• Ĝis du randaj horloĝoj por altrapidaj I/O-interfacoj (nur supra kaj malsupra flankoj)
• Ĝis du analogaj PLL-oj por aparato kun frakcieca-n frekvenca sintezo
– Larĝa eniga frekvenca gamo (7 MHz ĝis 400 MHz)
7. Ne-volatila, Senlime Reagordebla
• Tujŝaltita
– ekfunkcias post mikrosekundoj
• Unu-ĉipa, sekura solvo
• Programebla per JTAG, SPI aŭ I2C
• Subtenas fonan programadon de ne-volaj
8.kahela memoro
• Laŭvola duobla startigo kun ekstera SPI-memoro
9. TransFR™ Rekonfigurado
• Ĝisdatigo de logika enkampo dum la sistemo funkcias
10. Plibonigita Sistemnivela Subteno
• Surĉipaj harditaj funkcioj: SPI, I2 C, tempigilo/nombrilo
• Enĉipa oscilatoro kun 5,5% precizeco
• Unika SpureID por sistema spurado
• Unufoja Programebla (OTP) reĝimo
• Unuopa elektroprovizo kun plilongigita funkcianta gamo
• IEEE-Normo 1149.1 limskanado
• IEEE 1532-kongrua ensistema programado
11. Larĝa Gamo de Pakaĵaj Elektoj
• Pakaĵaj opcioj por TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Pakaĵaj opcioj por malgrandaj piedsignoj
– Tiom malgranda kiom 2,5 mm x 2,5 mm
• Denseca migrado subtenata
• Altnivela halogen-libera pakaĵo
