LCMXO2-4000HC-4TG144C Kampa Programebla Pordega Tablo 4320 LUToj 115 IO 3.3V 4 Spd
♠ Produkta Priskribo
| Produkta Atributo | Atributa Valoro |
| Fabrikisto: | Krado |
| Produkta Kategorio: | FPGA - Field Programable Gate Array |
| RoHS: | Detaloj |
| Serio: | LCMXO2 |
| Nombro de Logikaj Elementoj: | 4320 LE |
| Nombro da I/Oj: | 114 I/O |
| Provizo-tensio - Min: | 2.375 V |
| Proviza Tensio - Maksimuma: | 3.6 V |
| Minimuma Operacia Temperaturo: | 0 C |
| Maksimuma Funkcia Temperaturo: | + 85 C |
| Datumkurso: | - |
| Nombro da Transriceviloj: | - |
| Monta Stilo: | SMD/SMT |
| Pako/Kazo: | TQFP-144 |
| Pakado: | Pleto |
| Marko: | Krado |
| Distribuita RAM: | 34 kbit |
| Enigita Bloko RAM - EBR: | 92 kbit |
| Maksimuma Operacia Ofteco: | 269 MHz |
| Sentema al humideco: | Jes |
| Nombro de Logika Tabelo-Blokoj - LABoj: | 540 LAB |
| Funkcia Proviza Kurento: | 8,45 mA |
| Funkcia Proviza Tensio: | 2,5 V/3,3 V |
| Produkta Tipo: | FPGA - Field Programable Gate Array |
| Fabrika Pako Kvanto: | 60 |
| Subkategorio: | Programeblaj Logikaj ICoj |
| Tuta Memoro: | 222 kbit |
| Komercnomo: | MachXO2 |
| Unueca pezo: | 0.046530 oz |
1. Fleksebla Logika Arkitekturo
Ses aparatoj kun 256 ĝis 6864 LUT4 kaj 18 ĝis 334I/O
2. Ultra Malalta Potenca Aparato
Altnivela procezo de malalta potenco de 65 nm
Eĉ 22 μW standby potenco
Programebla malalta svinga diferencialo I/O
Stand-by-reĝimo kaj aliaj energiŝparaj opcioj
3. Enigita kaj Distribuita Memoro
Ĝis 240 kbitoj sysMEM™ Embedded Block RAM
Ĝis 54 kbitoj Distribuita RAM
Dediĉita FIFO-kontrollogiko
4. Sur-blato Uzanto Flash Memoro
Ĝis 256 kbitoj de Uzanta Flash Memoro
100.000 skribcikloj
Alirebla per WISHBONE, SPI, I2C kaj JTAGinterfacoj
Povas esti uzata kiel mola procesoro PROM aŭ kiel Flashmemoro
5. Antaŭ-Inĝenierita Fonto SinkronaI/O
DDR registras en I/O ĉeloj
Dediĉita gear logiko
7:1 Gearing por Display I/O
Ĝenerala DDR, DDRX2, DDRX4
Dediĉita DDR/DDR2/LPDDR-memoro kun DQSsubteno
6. Alta Rendimento, Fleksebla I/O Buffer
Programebla sysI/O™ bufro subtenas larĝajngamo da interfacoj:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY Emulita
Schmitt-eksilenigaĵoj, ĝis 0,5 V histerezo
I/O subtenas varman socketing
Sur-blato diferenciala fino
Programebla tirsupren aŭ tirmalsupren-reĝimon
7. Fleksebla On-Chip Clocking
Ok primaraj horloĝoj
Ĝis du randhorloĝoj por altrapida I/Ointerfacoj (nur supraj kaj malsupraj flankoj)
Ĝis du analogaj PLL-oj per aparato kun frakcia-nfrekvenca sintezo
Larĝa eniga frekvenca gamo (7 MHz ĝis 400MHz)
8. Ne-volatila, Senfine Reagordebla
Tuja ŝaltilo - ŝaltas en mikrosekundoj
Unu-blato, sekura solvo
Programebla per JTAG, SPI aŭ I2C
Subtenas fonan programadon de nevolatilamemoro
Laŭvola duobla ekkuro kun ekstera SPI-memoro
9. TransFR™ Reagordo
Enkampa logika ĝisdatigo dum sistemo funkcias
10. Plibonigita Sistemnivela Subteno
Sur-blato harditaj funkcioj: SPI, I2C,tempigilo/nombrilo
Sur-blato oscilatoro kun 5.5% precizeco
Unika TraceID por sistema spurado
Unufoja Programebla (OTP) reĝimo
Ununura nutrado kun etendita funkciadogamo
IEEE Normo 1149.1 limskanado
IEEE 1532 konforma en-sistema programado
11. Larĝa Gamo de Pakaj Opcioj
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,opcioj de fpBGA, QFN-pakaĵo
Malgrandaj piedspuraj pakaj opcioj
Eĉ 2,5 mm x 2,5 mm
Denseca migrado subtenata
Altnivela senhalogena pakado
