LPC2468FBD208 Mikroregiloj ARM – MCU Unuĉipa 16-bita/32-bita mikro;
♠ Produkta Priskribo
| Atribuo de la produkto | Valoro de atribuo |
| Fabrikisto: | NXP |
| Produkta kategorio: | Mikroregiloj ARM - MCU |
| RoHS: | Detaloj |
| Stilo de muntado: | SMD/SMT |
| Nukleo: | ARM7TDMI-S |
| Grandeco de memoro de programo: | 512 kilobajtoj |
| Larĝo de datumbuso: | 32 bitoj/16 bitoj |
| Rezolucio de konvertilo de analoga signalo al cifereca (ADC): | 10 bitoj |
| Maksimuma horloĝfrekvenco: | 72 MHz |
| Nombro de eniroj / eliroj: | 160 Enigo/Eligo |
| Datuma RAM-grandeco: | 98 kilobajtoj |
| Voltaje de alimentación - Mín.: | 3.3 V |
| Voltaje de alimentación - Máx.: | 3.3 V |
| Labortemperaturo minimuma: | - 40 °C |
| Labortemperaturo maksimuma: | + 85 °C |
| Enpakita: | Pleto |
| Marko: | NXP-Semikonduktaĵoj |
| Sentemaj laŭ humideco: | Jes |
| Produkta tipo: | ARM-Mikroregiloj - MCU |
| Kvanto de empaque de fabriko: | 180 |
| Subkategorio: | Mikroregiloj - MCU |
| Kaŝnomo de la pecoj n-ro: | 935282457557 |
♠LPC2468 Unu-ĉipa 16-bita/32-bita mikro; 512 kB fulmo, Eterreto, CAN, ISP/IAP, USB 2.0 aparato/gastiganto/OTG, ekstera memorinterfaco
NXP Semiconductors desegnis la mikroregilon LPC2468 ĉirkaŭ 16-bita/32-bita ARM7TDMI-S CPU-kerno kun realtempaj sencimigaj interfacoj, kiuj inkluzivas kaj JTAG kaj enigitan spuron. La LPC2468 havas 512 kB da surĉipa altrapida fulmmemoro.memoro.
Ĉi tiu fulmmemoro inkluzivas specialan 128-bitan larĝan memorinterfacon kaj akcelilarkitekturon, kiu ebligas al la CPU plenumi sinsekvajn instrukciojn el fulmmemoro je la maksimuma 72 MHz sistema horloĝfrekvenco. Ĉi tiu funkcio estashavebla nur ĉe la produkta familio de mikroregiloj ARM LPC2000.
La LPC2468 povas plenumi kaj 32-bitajn ARM kaj 16-bitajn Thumb instrukciojn. Subteno por la du instrukciaroj signifas, ke inĝenieroj povas elekti optimumigi sian aplikon poraŭ rendimento aŭ kodgrandeco je la subrutina nivelo. Kiam la kerno efektivigas instrukciojn en la stato Thumb, ĝi povas redukti kodgrandecon je pli ol 30% kun nur malgranda perdo de rendimento, dum efektivigo de instrukcioj en la stato ARM maksimumigas la kernon.rendimento.
La mikroregilo LPC2468 estas ideala por multcelaj komunikaj aplikoj. Ĝi inkluzivas 10/100 Ethernet Media Access Controller (MAC), USB-plenrapidan Aparatan/Gastigantan/OTG-Regilon kun 4 kB da fina RAM, kvarUART-oj, du kanaloj de la Regila Areo-Reto (CAN), SPI-interfaco, du Sinkronaj Seriaj Datumoj (SSP), tri I2C-interfacoj, kaj I2S-interfaco. Subtenas ĉi tiun kolekton de seriaj komunikaj interfacoj la jenaj funkciojkomponantoj; surĉipa 4 MHz interna preciza oscilatoro, 98 kB da totala RAM konsistanta el 64 kB da loka SRAM, 16 kB da SRAM por Eterreto, 16 kB da SRAM por ĝenerala DMA, 2 kB da bateri-funkciigata SRAM, kaj Ekstera MemoroRegilo (EMC).
Ĉi tiuj trajtoj igas ĉi tiun aparaton optimume taŭga por komunikadaj enirejoj kaj protokolkonvertiloj. Kompletigante la multajn seriajn komunikadajn regilojn, diversaj horloĝaj kapabloj kaj memoraj funkcioj estas haveblaj.32-bitaj tempigiloj, plibonigita 10-bita ADC, 10-bita DAC, du PWM-unuoj, kvar eksteraj interrompo-stiftoj, kaj ĝis 160 rapidaj GPIO-linioj.
La LPC2468 konektas 64 el la GPIO-pingloj al la aparatara Vektora Interrompa Regilo (VIC), kio signifas, ke ĉi tiujeksteraj enigoj povas generi rand-ekigitajn interrompojn. Ĉiuj ĉi tiuj trajtoj igas la LPC2468 aparte taŭga por industriaj kontrolaj kaj medicinaj sistemoj.
Procesoro ARM7TDMI-S, funkcianta ĝis 72 MHz.
512 kB surĉipa fulmmemoro kun kapabloj en sistema programado (ISP) kaj en aplika programado (IAP). La fulmmemoro estas sur la loka buso de ARM por alt-efikeca CPU-aliro.
98 kB surĉipa SRAM inkluzivas:
64 kB da SRAM sur la loka buso de ARM por alt-efikeca CPU-aliro.
16 kB SRAM por Eterreta interfaco. Povas ankaŭ esti uzata kiel ĝeneraluzebla SRAM.
16 kB SRAM por ĝenerala DMA-uzo, ankaŭ alirebla per USB.
2 kB SRAM-datumstokado funkciigita de la potenco-domajno Realtempa Horloĝo (RTC).
Duobla sistemo de Altnivela Alt-efikeca Buso (AHB) ebligas samtempan Eterreton DMA, USB DMA, kaj programekzekuton de surĉipa fulmmemoro sen konflikto.
EMC provizas subtenon por nesinkronaj statikaj memoriloj kiel RAM, ROM kaj fulmo, same kiel dinamikaj memoroj kiel unu-datenrapida SDRAM.
Altnivela Vektorigita Interrompa Regilo (VIC), subtenante ĝis 32 vektorigitajn interrompojn.
Ĝeneraluzebla DMA-regilo (GPDMA) sur AHB, kiu povas esti uzata kun la SSP, I2S-buso, kaj SD/MMC-interfaco same kiel por memoro-al-memoro-translokigoj.
Seriaj interfacoj:
Eterreta MAC kun MII/RMII interfaco kaj asociita DMA-regilo. Ĉi tiuj funkcioj loĝas sur sendependa AHB.
USB 2.0 plenrapida duobla-porta aparato/gastiganto/OTG-regilo kun sur-ĉipa PHY kaj asociita DMA-regilo.
Kvar UART-oj kun generado de frakcia baŭdrapido, unu kun modemkontrola I/O, unu kun IrDA-subteno, ĉiuj kun FIFO.
CAN-regilo kun du kanaloj.
SPI-regilo.
Du SSP-regiloj, kun FIFO kaj plurprotokolaj kapabloj. Unu estas alternativo por la SPI-pordo, dividante sian interrompon. SSP-oj povas esti uzataj kun la GPDMA-regilo.
Tri I2C-busaj interfacoj (unu kun malferma drenilo kaj du kun normaj portaj stiftoj).
I 2S (Inter-IC Sound) interfaco por cifereca aŭdio-enigo aŭ eligo. Ĝi uzeblas kun la GPDMA.
Aliaj flankaparatoj:
Interfaco por SD/MMC memorkarto.
160 Ĝeneraluzeblaj En/E-stiftoj kun agordeblaj supren/malsupren tirrezistiloj.
10-bita ADC kun enira multipleksado inter 8 stiftoj.
10-bita DAC.
Kvar ĝeneraluzeblaj tempigiloj/nombriloj kun 8 kaptaj enigoj kaj 10 komparaj eligoj. Ĉiu tempigilbloko havas eksteran kalkulenigon.
Du PWM/tempigiloj kun subteno por trifaza motorregado. Ĉiu PWM havas eksterajn kalkulenigojn.
RTC kun aparta potenca domajno. Horloĝfonto povas esti la RTC-oscilatoro aŭ la APB-horloĝo.
2 kB SRAM funkciigita de la RTC-potencostifto, permesante datumojn esti konservitaj kiam la resto de la ico estas malŝaltita.
Gardhunda Tempmezurilo (GMT). La GMT povas esti mezurata per la interna RC-oscilatoro, la RTC-oscilatoro, aŭ la APB-horloĝo.
Norma ARM-testo/sencimiga interfaco por kongruo kun ekzistantaj iloj.
La modulo de emulada spurado subtenas realtempan spuradon.
Unuopa 3,3 V elektrofonto (3,0 V ĝis 3,6 V).
Kvar reduktitaj potenco-reĝimoj: neaktiva, dormanta, malŝaltita, kaj profunda malŝaltita.
Kvar eksteraj interrompaj enigoj agordeblaj kiel rando/nivelsentemaj. Ĉiuj pingloj sur pordo 0 kaj pordo 2 povas esti uzataj kiel randosentemaj interrompaj fontoj.
Vekiĝo de procesoro el malŝalta reĝimo per iu ajn interrompo kapabla funkcii dum la malŝalta reĝimo (inkluzive de eksteraj interrompoj, RTC-interrompo, USB-aktiveco, Eterreta vekiĝointerrompo, CAN-busaaktiveco, pordo 0/2-pingla interrompo). Du sendependaj potencaj domajnoj ebligas fajnan agordon de energikonsumo surbaze de bezonataj funkcioj.
Ĉiu flankaparato havas sian propran horloĝdividilon por plia energiŝparo. Ĉi tiuj dividiloj helpas redukti aktivan potencon je 20% ĝis 30%.
Detekto de tensioreteniĝo kun apartaj sojloj por interrompo kaj devigita restarigo.
Surĉipa rekomencigilo post ŝaltado. Surĉipa kristala oscilatoro kun funkcianta gamo de 1 MHz ĝis 25 MHz.
4 MHz interna RC-oscilatoro tajlita je 1%-a precizeco, kiu laŭvole povas esti uzata kiel la sistema horloĝo. Kiam uzata kiel la CPU-horloĝo, ĝi ne permesas al CAN kaj USB funkcii.
Surĉipa PLL permesas CPU-funkciadon ĝis la maksimuma CPU-rapideco sen la bezono de altfrekvenca kristalo. Povas esti funkciigata de la ĉefa oscilatoro, la interna RC-oscilatoro, aŭ la RTC-oscilatoro.
Limskanado por simpligita plattestado.
Multflankaj elektoj de pinglofunkcioj permesas pli da eblecoj por uzi sur-ĉipajn flankaparatajn funkciojn.
Industria kontrolo
Medicinaj sistemoj
Protokola konvertilo
Komunikadoj
