LPC2468FBD208 Microcontroladores ARM - MCU Unu-blato 16-bita/32-bita mikro;
♠ Produkta Priskribo
| Atributo de la produkto | Valoro de atributo |
| Produktanto: | NXP |
| Kategorio de produkto: | Mikrokontroliloj ARM - MCU |
| RoHS: | Detaloj |
| Stilo de muntado: | SMD/SMT |
| Nukleo: | ARM7TDMI-S |
| Grandeco de memoro de programo: | 512 kB |
| Anĉo de buso de datumoj: | 32 bitoj/16 bitoj |
| Rezolucio de konvertilo de analoga signalo al cifereca (ADC): | 10 bitoj |
| Maksimuma ofteco de horloĝo: | 72 MHz |
| Nombro de eniroj / eliroj: | 160 I/O |
| Grandeco de RAM de Datumoj: | 98 kB |
| Voltaje de alimentación - Mín.: | 3.3 V |
| Voltaje de alimentación - Máx.: | 3.3 V |
| Labortemperaturo minimuma: | - 40 C |
| Labortemperaturo maksimuma: | + 85 C |
| Empakita: | Pleto |
| Marko: | NXP Semikonduktaĵoj |
| Sensibles a la humedad: | Jes |
| Tipo de produkto: | ARM Mikroregiloj - MCU |
| Kvanto de empaque de fabriko: | 180 |
| Subkategorio: | Mikroregiloj - MCU |
| Kaŝnomo de la pecoj n.º: | 935282457557 |
♠LPC2468 Unu-blato 16-bita/32-bita mikro;512 kB fulmo, Eterreto, CAN, ISP/IAP, USB 2.0 aparato/gastiganto/OTG, ekstera memorinterfaco
NXP Semiconductors dizajnis la LPC2468 mikroregilon ĉirkaŭ 16-bita/32-bita ARM7TDMI-S CPU-kerno kun realtempaj sencimigaj interfacoj kiuj inkluzivas kaj JTAG kaj enigitan spuron.La LPC2468 havas 512 kB de sur-blata altrapida fulmomemoro.
Ĉi tiu fulmmemoro inkludas specialan 128-bitan larĝan memorinterfacon kaj akcelilarkitekturon kiu ebligas al la CPU efektivigi sinsekvajn instrukciojn de fulmmemoro ĉe la maksimuma 72 MHz-sistema horloĝfrekvenco.Ĉi tiu funkcio estashavebla nur sur la LPC2000 ARM mikroregila familio de produktoj.
La LPC2468 povas ekzekuti kaj 32-bitan ARM kaj 16-bitan Dikfingron.Subteno por la du instrukcioj signifas ke inĝenieroj povas elekti optimumigi sian aplikon poraŭ agado aŭ kodgrandeco ĉe la subrutina nivelo.Kiam la kerno plenumas instrukciojn en Dikfingro-ŝtato ĝi povas redukti kodgrandecon je pli ol 30% kun nur malgranda perdo en rendimento dum plenumado de instrukcioj en ARM-ŝtato maksimumigas kernon.agado.
La mikroregilo LPC2468 estas ideala por multcelaj komunikado-aplikoj.Ĝi inkluzivas 10/100 Ethernet Media Access Controller (MAC), USB-plenrapidan Aparato/Gastiganto/OTG-Regilo kun 4 kB da finpunkto RAM, kvarUARToj, du kanaloj de Controller Area Network (CAN), SPI-interfaco, du Synchronous Serial Ports (SSP), tri I2C-interfacoj, kaj I2S-interfaco.Subtenado de ĉi tiu kolekto de seriaj komunikado-interfacoj estas la sekva trajtokomponantoj;sur-blato 4 MHz interna precizeca oscilatoro, 98 kB de totala RAM konsistanta el 64 kB de loka SRAM, 16 kB SRAM por Eterreto, 16 kB SRAM por ĝenerala celo DMA, 2 kB da baterio funkciigita SRAM, kaj Ekstera MemoroRegilo (EMC).
Ĉi tiuj trajtoj igas ĉi tiun aparaton optimume taŭga por komunikaj enirejoj kaj protokoltransformiloj.Komplementante la multajn seriajn komunikajn regilojn, multflankaj horloĝkapabloj kaj memoraj funkcioj estas diversaj32-bitaj tempigiloj, plibonigita 10-bita ADC, 10-bita DAC, du PWM-unuoj, kvar eksteraj interrompaj stiftoj, kaj ĝis 160 rapidaj GPIO-linioj.
La LPC2468 ligas 64 el la GPIO-stiftoj al la aparataro bazita Vector Interrupt Controller (VIC), tio signifas ĉi tiujn.eksteraj enigaĵoj povas generi rand-eksigitajn interrompojn.Ĉiuj ĉi tiuj trajtoj igas la LPC2468 precipe taŭga por industria kontrolo kaj medicinaj sistemoj.
ARM7TDMI-S-procesoro, funkcianta je ĝis 72 MHz.
512 kB sur-blata fulmprogrammemoro kun En-Sistema Programado (ISP) kaj En-Aplika Programado (IAP) kapabloj.Flash-programa memoro estas sur la loka buso ARM por alta rendimenta CPU-aliro.
98 kB sur-blata SRAM inkluzivas:
64 kB da SRAM sur la ARM-loka buso por alta rendimenta CPU-aliro.
16 kB SRAM por Ethernet-interfaco.Povas ankaŭ esti uzata kiel ĝenerala celo SRAM.
16 kB SRAM por ĝenerala uzo de DMA ankaŭ alirebla per la USB.
2 kB SRAM-datumstokado funkciigita de la potenca domajno de Real-Time Clock (RTC).
Duobla Altnivela Efikeca Buso (AHB) sistemo permesas samtempan Ethernet DMA, USB DMA, kaj programekzekuton de sur-blata ekbrilo sen disputo.
EMC disponigas subtenon por nesinkronaj senmovaj memoraparatoj kiel ekzemple RAM, ROM kaj fulmo, same kiel dinamikajn memorojn kiel ekzemple ununura datumrapideco SDRAM.
Altnivela Vectored Interrupt Controller (VIC), subtenanta ĝis 32 vektoritajn interrompojn.
General Purpose DMA-regilo (GPDMA) sur AHB, kiu povas esti uzata kun la SSP, I 2S-buso kaj SD/MMC-interfaco same kiel por memor-al-memoraj translokigoj.
Seriaj Interfacoj:
Ethernet MAC kun MII/RMII-interfaco kaj rilata DMA-regilo.Tiuj funkcioj loĝas sur sendependa AHB.
USB 2.0 plenrapida duobla havena aparato/gastiganto/OTG-regilo kun sur-blato PHY kaj rilata DMA-regilo.
Kvar UARToj kun frakcia baudrapida generacio, unu kun modemkontrolo I/O, unu kun IrDA-subteno, ĉio kun FIFO.
CAN-regilo kun du kanaloj.
SPI-regilo.
Du SSP-regiloj, kun FIFO kaj multprotokolaj kapabloj.Unu estas anstataŭanto por la SPI-haveno, dividante ĝian interrompon.SSPoj povas esti uzataj kun la GPDMA-regilo.
Tri I2C-busaj interfacoj (unu kun malferma-drenilo kaj du kun normaj havenstiftoj).
I 2S (Inter-IC Sound) interfaco por cifereca aŭda enigo aŭ eligo.Ĝi povas esti uzata kun la GPDMA.
Aliaj ekstercentraj:
SD/MMC-memorkarto-interfaco.
160 Ĝeneraluzeblaj I/O-stiftoj kun agordeblaj tir-supren/malsupren rezistiloj.
10-bita ADC kun eniga multipleksado inter 8 pingloj.
10-bita DAC.
Kvar ĝeneraluzeblaj tempigiloj/nombriloj kun 8 kaptaj enigaĵoj kaj 10 komparaj eliroj.Ĉiu tempigilo-bloko havas eksteran kalkulenigon.
Du PWM/tempigilo-blokoj kun subteno por trifaza motorkontrolo.Ĉiu PWM havas eksterajn kalkulenigojn.
RTC kun aparta potenca domajno.Horloĝfonto povas esti la RTC-oscilatoro aŭ la APB-horloĝo.
2 kB SRAM funkciigita de la RTC-potencstifto, permesante al datumoj esti stokitaj kiam la resto de la peceto estas malŝaltita.
WatchDog Timer (WDT).La WDT povas esti horloĝita de la interna RC-oscilatoro, la RTC-oscilatoro, aŭ la APB-horloĝo.
Norma ARM-testa/sencimiga interfaco por kongruo kun ekzistantaj iloj.
Emula spuro-modulo subtenas realtempan spuron.
Ununura 3.3 V nutrado (3.0 V ĝis 3.6 V).
Kvar reduktitaj potencreĝimoj: senmova, dormo, malŝalto kaj profunda malŝalto.
Kvar eksteraj interrompaj enigaĵoj agordeblaj kiel rando/nivela sentema.Ĉiuj pingloj sur haveno 0 kaj haveno 2 povas esti uzataj kiel rand-sentemaj interrompaj fontoj.
Vekiĝo de procesoro el Powerdown-reĝimo per iu ajn interrompo kapabla funkcii dum Power-down-reĝimo (inkludas eksterajn interrompojn, RTC-interrompon, USB-agadon, Ethernet-vekigan interrompon, CAN-busan agadon, havenon 0/2-stiftan interrompon).Du sendependaj potencaj domajnoj permesas fajnan agordon de elektrokonsumo bazita sur bezonataj trajtoj.
Ĉiu ekstercentra havas sian propran horloĝdividilon por plia energiŝparo.Ĉi tiuj disigiloj helpas malpliigi aktivan potencon je 20% ĝis 30%.
Malpleniĝo detektas kun apartaj sojloj por interrompo kaj devigita rekomenco.
Sur-blato potenco-sur rekomencigita. Sur-blata kristala oscilatoro kun operacia gamo de 1 MHz ĝis 25 MHz.
4 MHz interna RC-oscilatoro tajlita al 1% precizeco kiu povas laŭvole esti utiligita kiel la sistema horloĝo.Se uzata kiel CPU-horloĝo, ne permesas funkcii CAN kaj USB.
Sur-blato PLL permesas CPU-operacion ĝis la maksimuma CPU-indico sen la bezono de altfrekvenca kristalo.Povas esti kurita de la ĉefa oscilatoro, la interna RC-oscilatoro aŭ la RTC-oscilatoro.
Limskanado por simpligita tabultestado.
Multflankaj pinglaj funkcio-elektoj permesas pli da eblecoj por uzi sur-blatajn periferiajn funkciojn.
Industria kontrolo
Medicinaj sistemoj
Protokola konvertilo
Komunikadoj
