SPC5605BK0VLL6 32-bitaj Mikroregiloj - MCU BOLERO 1M Cu WIRE
♠ Produkta Priskribo
| Produkta Atributo | Atributa Valoro |
| Fabrikisto: | NXP |
| Produkta Kategorio: | 32-bitaj mikroregiloj - MCU |
| RoHS: | Detaloj |
| Serio: | MPC5605B |
| Munta Stilo: | SMD/SMT |
| Pakaĵo / Kazo: | LQFP-100 |
| Kerno: | e200z0 |
| Programmemora Grandeco: | 768 kilobajtoj |
| Grandeco de datuma RAM: | 64 kilobajtoj |
| Larĝo de Datenbuso: | 32-bita |
| ADC-Rezolucio: | 10-bita, 12-bita |
| Maksimuma Horloĝa Frekvenco: | 64 MHz |
| Nombro de enigoj/eligoj: | 77 Enigo/Eligo |
| Proviza Tensio - Min: | 3 V |
| Proviza Tensio - Maks: | 5.5 V |
| Minimuma Funkciiga Temperaturo: | - 40 °C |
| Maksimuma Funkciiga Temperaturo: | + 105 °C |
| Kvalifiko: | AEC-Q100 |
| Pakado: | Pleto |
| Marko: | NXP-Semikonduktaĵoj |
| Tipo de datummemorilo: | SRAM |
| Interfaca Tipo: | POVAS, I2C, LIN, SPI |
| Humideca Sentema: | Jes |
| Procesora Serio: | MPC560xB |
| Produkto: | MCU |
| Produkta Tipo: | 32-bitaj mikroregiloj - MCU |
| Programmemora Tipo: | Fulmo |
| Fabrikpakaĵa Kvanto: | 90 |
| Subkategorio: | Mikroregiloj - MCU |
| Gardhundaj Tempigiloj: | Gardhunda Tempigilo |
| Parto # Kaŝnomoj: | 935325828557 |
| Unuopezo: | 0.024170 uncoj |
♠Datumfolio pri Mikroregilo MPC5607B
Ĉi tiu familio de 32-bitaj sistemo-sur-ĉipo (SoC) mikroregiloj estas la plej nova atingo en integraj aŭtomobilaj aplikaĵregiloj. Ĝi apartenas al kreskanta familio de aŭtomobil-fokusitaj produktoj desegnitaj por trakti la sekvan ondon de karoserio-elektronikaj aplikoj ene de veturilo.
La progresinta kaj kostefika procesora kerno e200z0h de ĉi tiu aŭtomobila regilfamilio konformas al la teknologio Power Architecture kaj efektivigas nur la VLE (variebla-longa kodado) APU (Helpa Procesora Unuo), provizante plibonigitan koddensecon. Ĝi funkcias je rapidoj ĝis 64 MHz kaj ofertas alt-efikecan prilaboradon optimumigitan por malalta energikonsumo. Ĝi profitas de la disponebla evoluiga infrastrukturo de nunaj Power Architecture-aparatoj kaj estas subtenata per programaraj peliloj, operaciumoj kaj agorda kodo por helpi kun uzantaj efektivigoj.
• Unuopa problemo, 32-bita CPU-kerna komplekso (e200z0h)
— Konforma al la kategorio de enigita teknologio Power Architecture®
— Plibonigita instrukciaro permesanta varian longan kodigon (VLE) por redukti la kodgrandecan spuron. Kun la laŭvola kodigo de miksitaj 16-bitaj kaj 32-bitaj instrukcioj, eblas atingi signifan redukton de la kodgrandeco.
• Ĝis 1.5 MB surĉipa fulmmemoro subtenata de la fulmmemorregilo
• 64 (4 × 16) KB surĉipa datumfulmemoro kun ECC
• Ĝis 96 KB surĉipa SRAM
• Memorprotekta unuo (MPU) kun 8 regionaj priskribiloj kaj 32-bajta regiona detaleco ĉe certaj familianoj (Vidu Tabelon 1 por detaloj.)
• Interrompa regilo (INTC) kapabla pritrakti 204 selekteblajn prioritatajn interrompajn fontojn
• Frekvencmodulita faz-ŝlosita buklo (FMPLL)
• Arkitekturo de krucstango por samtempa aliro al flankaparatoj, fulmmemoro aŭ RAM de pluraj busmajstroj
• 16-kanala eDMA-regilo kun pluraj transigaj petofontoj uzante DMA-multipleksilon
• La modulo por helpo pri lanĉo (BAM) subtenas internan fulmprogramadon per seria ligo (CAN aŭ SCI)
• Tempigilo subtenas enigajn/eligajn kanalojn, provizante gamon da 16-bitaj enigaj kaptoj, eligaj komparoj kaj pulslarĝaj modulaj funkcioj (eMIOS)
• 2 analog-ciferecaj konvertiloj (ADC): unu 10-bita kaj unu 12-bita
• Kruc-Ekigilo por ebligi sinkronigadon de ADC-konvertoj kun tempmezurila evento de la eMIOS aŭ PIT
• Ĝis 6 seriaj periferiaj interfacaj (DSPI) moduloj
• Ĝis 10 seriaj komunikadaj interfacaj (LINFlex) moduloj
• Ĝis 6 plibonigitaj plenaj CAN (FlexCAN) moduloj kun agordeblaj bufroj
• 1 interintegra cirkvito (I2C) interfaca modulo
• Ĝis 149 agordeblaj ĝeneraluzeblaj pingloj subtenantaj enigajn kaj eligajn operaciojn (dependaj de la pakaĵo)
• Realtempa nombrilo (RTC)
• Horloĝfonto de interna 128 kHz aŭ 16 MHz oscilatoro subtenanta aŭtonoman vekiĝon kun 1 ms rezolucio kun maksimuma tempolimo de 2 sekundoj
• Laŭvola subteno por RTC kun horloĝfonto de ekstera 32 kHz kristala oscilatoro, subtenante vekiĝon kun 1-sekunda distingivo kaj maksimuma tempolimo de 1 horo
• Ĝis 8 periodaj interrompaj tempigiloj (PIT) kun 32-bita nombrilo-rezolucio
• Nexus-disvolva interfaco (NDI) laŭ IEEE-ISTO 5001-2003 Klaso Du Plus
• Skanado de limoj de aparatoj/platoj estas subtenata de la Komuna Testa Agadgrupo (JTAG) de IEEE (IEEE 1149.1)
• Enĉipa tensioreguligilo (VREG) por reguligo de eniga provizo por ĉiuj internaj niveloj
