SPC5634MF2MLQ80 32-bitaj Mikroregiloj - MCU NXP 32-bita MCU, Power Arch-kerno, 1.5MB Flash, 80MHz, -40/+125degC, Automotive Grade, QFP 144
♠ Produkta Priskribo
| Produkta Atributo | Atributa Valoro |
| Fabrikisto: | NXP |
| Produkta Kategorio: | 32-bitaj Mikroregiloj - MCU |
| RoHS: | Detaloj |
| Serio: | MPC5634M |
| Monta Stilo: | SMD/SMT |
| Pako/Kazo: | LQFP-144 |
| Kerno: | e200z3 |
| Programa Memorgrandeco: | 1,5 MB |
| Datuma RAM Grandeco: | 94 kB |
| Larĝo de Datuma Buso: | 32 bitoj |
| ADC Rezolucio: | 2 x 8 bitoj/10 bitoj/12 bitoj |
| Maksimuma Horloĝa Frekvenco: | 80 MHz |
| Nombro da I/Oj: | 80 I/O |
| Provizo-tensio - Min: | 1.14 V |
| Proviza Tensio - Maksimuma: | 1.32 V |
| Minimuma Operacia Temperaturo: | - 40 C |
| Maksimuma Funkcia Temperaturo: | + 150 C |
| Kvalifiko: | AEC-Q100 |
| Pakado: | Pleto |
| Analoga Livertensio: | 5.25 V |
| Marko: | NXP Semikonduktaĵoj |
| Tipo de Datuma RAM: | SRAM |
| I/O-tensio: | 5.25 V |
| Sentema al humideco: | Jes |
| Produkto: | MCU |
| Produkta Tipo: | 32-bitaj Mikroregiloj - MCU |
| Tipo de Programa Memoro: | Ekbrilo |
| Fabrika Pako Kvanto: | 60 |
| Subkategorio: | Mikroregiloj - MCU |
| Gardhundaj Temporiziloj: | Gardhundo Tempigilo |
| Parto # Kaŝnomo: | 935311091557 |
| Unueca pezo: | 1.319 g |
♠ 32-bitaj Mikroregiloj - MCU
Ĉi tiuj 32-bitaj aŭtomobilaj mikroregiloj estas familio de sistemo-sur-blato (SoC) aparatoj kiuj enhavas ĉiujn ecojn de la MPC5500-familio kaj multajn novajn funkciojn kunligitajn kun alta rendimento 90 nm CMOS-teknologio por provizi grandan redukton de kosto per trajto kaj signifa. plibonigo de rendimento.La progresinta kaj kostefika gastiga procesoro-kerno de ĉi tiu aŭtomobila regilo-familio estas konstruita sur teknologio Power Architecture®.Tiu familio enhavas plibonigojn kiuj plibonigas la konvenon de la arkitekturo en integriĝintaj aplikoj, inkludas kroman instrukcisubtenon por cifereca signal-prilaborado (DSP), integras teknologiojn - kiel ekzemple plifortigita tempoprocesoro-unuo, plifortigita vicigita analog-al-cifereca transformilo, Controller Area Network, kaj plifortigita modula enig-eliga sistemo - kiuj estas gravaj por la hodiaŭaj malsuperaj potencotrajnaplikoj.Ĉi tiu aparato-familio estas tute kongrua etendo al la MPC5500-familio de Freescale.La aparato havas ununuran nivelon de memorhierarkio konsistanta el ĝis 94 KB sur-blata SRAM kaj ĝis 1.5 MB da interna fulmmemoro.La aparato ankaŭ havas eksteran businterfacon (EBI) por "kalibrado".Ĉi tiu ekstera businterfaco estis dizajnita por subteni la plej multajn el la normaj memoroj uzitaj kun la MPC5xx kaj MPC55xx familioj.
• Funkciaj Parametroj
— Plene senmova operacio, 0 MHz– 80 MHz (plie 2% frekvenca modulado – 82 MHz)
— –40 ℃ ĝis 150 ℃ krucvoja temperaturo mastruma gamo
— Malalta potenco dezajno
- Malpli ol 400 mW potenco disipado (nominala)
- Desegnita por dinamika administrado de potenco de kerno kaj ekstercentraj
- Programaro kontrolita horloĝo pordo de ekstercentraj
- Malalta potenca haltiga reĝimo, kun ĉiuj horloĝoj haltitaj
— Fabrikita en 90 nm-procezo
— 1.2 V interna logiko
— Ununura nutrado kun 5.0 V -10％/+5% (4.5 V ĝis 5.25 V) kun interna reguligilo por provizi 3.3 V kaj 1.2 V por la kerno
- Eniga kaj eligo pingloj kun 5.0 V -10％/+5% (4.5 V ĝis 5.25 V) gamo
- 35%/65% VDDE CMOS-ŝaltilniveloj (kun histerezo)
- Elektebla histerezo
- Elektebla kontrolo de rapido
— Nexus-stiftoj funkciigitaj per 3.3 V-provizo
— Desegnita per EMI-reduktaj teknikoj
– Fazo-ŝlosita buklo
– Frekvenca modulado de sistema horloĝfrekvenco
- Sur-blato pretervojo kapacitanco
- Elektebla rapideco kaj veturforto
• Alta rendimento e200z335 kerna procesoro
— 32-bita Power Architecture Book E modelo de programisto
— Plibonigoj pri Varia Longa Kodigado
- Permesas al Power Architecture instrukciaĵo esti laŭvole kodita en miksitaj 16 kaj 32-bitaj instrukcioj
- Rezultoj en pli malgranda koda grandeco
— Ununura numero, 32-bita Power Architecture-teknologio konforma CPU
— Senorda ekzekuto kaj emeritiĝo
— Preciza escepta uzado
— Branĉa pretiga unuo
– Dediĉita filio-adresa kalkulado
- Akcelado de branĉo uzante Branch Lookahead Instruction Buffer
— Ŝarĝi/stoki unuon
- Unu-cikla ŝarĝo latenteco
– Plene dukto
– Granda kaj Malgranda Endian subteno
- Misalignita alirsubteno
- Nul-uzeblaj duktovezikoj
- Tridek du 64-bitaj ĝeneraluzeblaj registroj (GPRoj)
- Memoradministrad-unuo (MMU) kun 16-enira plen-asocieca traduka flanka bufro (TLB)
— Aparta instrua buso kaj ŝarĝo/vendeja buso
— Vektorita interrompa subteno
— Interrompa latenteco < 120 ns @ 80 MHz (mezurita de interrompa peto ĝis plenumo de unua instrukcio de interrompa esceptotraktilo)
