SPC5644AF0MLU2 32-bitaj mikroregiloj - MCU 32BIT3MB Fsh192KRAM
♠ Produkta Priskribo
| Produkta Atributo | Atributa Valoro |
| Fabrikisto: | NXP |
| Produkta Kategorio: | 32-bitaj mikroregiloj - MCU |
| RoHS: | Detaloj |
| Serio: | MPC5644A |
| Munta Stilo: | SMD/SMT |
| Kerno: | e200z4 |
| Programmemora Grandeco: | 4 MB |
| Grandeco de datuma RAM: | 192 kilobajtoj |
| Larĝo de Datenbuso: | 32-bita |
| Maksimuma Horloĝa Frekvenco: | 120 MHz |
| Minimuma Funkciiga Temperaturo: | - 40 °C |
| Maksimuma Funkciiga Temperaturo: | + 125 °C |
| Kvalifiko: | AEC-Q100 |
| Pakado: | Pleto |
| Marko: | NXP-Semikonduktaĵoj |
| Humideca Sentema: | Jes |
| Procesora Serio: | MPC5644A |
| Produkta Tipo: | 32-bitaj mikroregiloj - MCU |
| Fabrikpakaĵa Kvanto: | 200 |
| Subkategorio: | Mikroregiloj - MCU |
| Parto # Kaŝnomoj: | 935321662557 |
| Unuopezo: | 1.868 gramoj |
♠ 32-bitaj mikroregiloj - MCU
La procesora kerno de la mikroregilo e200z4 estas konstruita sur la teknologio Power Architecture® kaj speciale desegnita por enigitaj aplikoj. Aldone al la teknologio Power Architecture, ĉi tiu kerno subtenas instrukciojn por cifereca signalprilaborado (DSP). La MPC5644A havas du nivelojn de memorhierarkio konsistanta el 8 KB da instrukcia kaŝmemoro, subtenata de 192 KB surĉipa SRAM kaj 4 MB da interna fulmmemoro.
La MPC5644A inkluzivas eksteran busan interfacon, kaj ankaŭ kalibran buson, kiu estas alirebla nur kiam oni uzas la Freescale VertiCal Kalibran Sistemon. Ĉi tiu dokumento priskribas la funkciojn de la MPC5644A kaj elstarigas gravajn elektrajn kaj fizikajn karakterizaĵojn de la aparato.
• 150 MHz e200z4 Power Architecture-kerno
— Kodado de variabla longo-instrukcioj (VLE)
— Superskalara arkitekturo kun 2 ekzekutunuoj
— Ĝis 2 entjeraj aŭ glitkomaj instrukcioj po ciklo
— Ĝis 4 multiplikaj kaj akumulaj operacioj po ciklo
• Memororganizado
— 4 MB surĉipa fulmmemoro kun ECC kaj Legado Dum Skribado (RWW)
— 192 KB surĉipa SRAM kun ŝancatenda funkcieco (32 KB) kaj ECC
— 8 KB instrukcia kaŝmemoro (kun linioŝlosado), agordebla kiel 2- aŭ 4-voja
— 14 + 3 KB eTPU-kodo kaj datummemoro
— 5 ✖ 4 traboŝlosilo (XBAR)
— 24-enira MMU
— Ekstera Busa Interfaco (EBI) kun sklava kaj mastra pordoj
• Protekto pri Eraro
— 16-enira Memoro-Protekta Unuo (MPU)
— CRC-unuo kun 3 submoduloj
— Sensilo de temperaturo de krucvojo
• Interrompoj
— Agordebla interromporegilo (kun NMI)
— 64-kanala DMA
• Seriaj kanaloj
— 3 ✖ eSCI
— 3 ✖ DSPI (2 el kiuj subtenas malsuprenfluan Mikro-Duan Kanalon [MSC])
— 3 ✖ FlexCAN kun po 64 mesaĝoj
— 1 ✖ FlexRay-modulo (V2.1) ĝis 10 Mbit/s kun duobla aŭ unu-kanala kaj 128 mesaĝobjektoj kaj ECC
• 1 ✖ eMIOS: 24 unuigitaj kanaloj
• 1 ✖ eTPU2 (dua generacio de eTPU)
— 32 normaj kanaloj
— 1 ✖ reakcia modulo (6 kanaloj kun tri eligoj po kanalo)
• 2 plibonigitaj vicigitaj analog-ciferecaj konvertiloj (eQADC-oj)
— Kvardek 12-bitaj enigaj kanaloj (multipleksitaj sur 2 ADC-oj); vastigebla ĝis 56 kanaloj per eksteraj multipleksiloj
— 6 komandvicoj
— Subteno por ellasilo kaj DMA
— minimuma konverta tempo 688 ns
• Surĉipa CAN/SCI/FlexRay Bootstrap-ŝargilo kun Boot Assist Module (BAM)
• Nexus
— Klaso 3+ por la e200z4-kerno
— Klaso 1 por la eTPU
• JTAG (5-pingla)
• Evoluiga Ellasilo-Semaforo (DTS)
— Registro de semaforoj (32-bitoj) kaj identiga registro
— Uzata kiel parto de ekigita daten-akira protokolo
— EVTO-pinglo estas uzata por komuniki kun la ekstera ilo
• Horloĝa generado
— Surĉipa 4–40 MHz ĉefa oscilatoro
— Surĉipa FMPLL (frekvenc-modulita faz-ŝlosita buklo)
• Ĝis 120 ĝeneraluzeblaj enigo/eligo-linioj
— Individue programebla kiel enigo, eligo aŭ speciala funkcio
— Programebla sojlo (histerezo)
• Reĝimo por redukti potencon: malrapida, haltiga kaj atendreĝimoj
• Fleksebla provizskemo
— 5 V unuopa provizo kun ekstera balasto
— Multoblaj eksteraj nutradoj: 5 V, 3,3 V kaj 1,2 V
• Pakaĵoj
— 176 LQFP
— 208 MAPBGA
— 324 TEPBGA
496-pingla CSP (nur alĝustiga ilo)
