SPC5644AF0MLU2 32-bitaj Mikroregiloj - MCU 32BIT3MB Flsh192KRAM
♠ Produkta Priskribo
| Produkta Atributo | Atributa Valoro |
| Fabrikisto: | NXP |
| Produkta Kategorio: | 32-bitaj Mikroregiloj - MCU |
| RoHS: | Detaloj |
| Serio: | MPC5644A |
| Monta Stilo: | SMD/SMT |
| Kerno: | e200z4 |
| Programa Memorgrandeco: | 4 MB |
| Datuma RAM Grandeco: | 192 kB |
| Larĝo de Datuma Buso: | 32 bitoj |
| Maksimuma Horloĝa Frekvenco: | 120 MHz |
| Minimuma Operacia Temperaturo: | - 40 C |
| Maksimuma Funkcia Temperaturo: | + 125 C |
| Kvalifiko: | AEC-Q100 |
| Pakado: | Pleto |
| Marko: | NXP Semikonduktaĵoj |
| Sentema al humideco: | Jes |
| Serio de procesoroj: | MPC5644A |
| Produkta Tipo: | 32-bitaj Mikroregiloj - MCU |
| Fabrika Pako Kvanto: | 200 |
| Subkategorio: | Mikroregiloj - MCU |
| Parto # Kaŝnomo: | 935321662557 |
| Unueca pezo: | 1.868 g |
♠ 32-bitaj Mikroregiloj - MCU
La kerno de la gastiga procesoro de la mikroregilo e200z4 estas konstruita sur teknologio Power Architecture® kaj desegnita specife por enkonstruitaj aplikoj.Krom la teknologio de Power Architecture, ĉi tiu kerno subtenas instrukciojn por cifereca signal-prilaborado (DSP).La MPC5644A havas du nivelojn de memorhierarkio konsistanta el 8 KB da instrukcia kaŝmemoro, subtenita de 192 KB sur-blata SRAM kaj 4 MB da interna fulmmemoro.
La MPC5644A inkluzivas eksteran businterfacon, kaj ankaŭ kalibran buson, kiu estas nur alirebla dum uzado de la Freescale VertiCal Calibration System.Ĉi tiu dokumento priskribas la trajtojn de la MPC5644A kaj elstarigas gravajn elektrajn kaj fizikajn trajtojn de la aparato.
• 150 MHz e200z4 Power Architecture-kerno
— Varialonga instrukciokodado (VLE)
— Superskala arkitekturo kun 2 ekzekutunuoj
— Ĝis 2 entjeraj aŭ glitkomaj instrukcioj por ciklo
— Ĝis 4 multiplikas kaj amasigas operaciojn per ciklo
• Memororganizo
- 4 MB sur-blata fulmmemoro kun ECC kaj Read While Write (RWW)
- 192 KB sur-blata SRAM kun ŝancatenda funkcieco (32 KB) kaj ECC
— 8 KB-instrukaĵkaŝmemoro (kun linioŝlosado), agordebla kiel 2- aŭ 4-voja
— 14 + 3 KB eTPU-kodo kaj datuma RAM
— 5 ✖ 4 transversa ŝaltilo (XBAR)
— 24-enira MMU
— Ekstera Busa Interfaco (EBI) kun sklava kaj majstra haveno
• Malsukcesa Sekura Protekto
- 16-enira Memorprotekta Unuo (MPU)
— CRC-unuo kun 3 submoduloj
— Junkcia temperaturo-sensilo
• Interrompoj
- Agordebla interrompregilo (kun NMI)
— 64-kanala DMA
• Seriaj kanaloj
— 3 ✖ eSCI
— 3 ✖ DSPI (2 el kiuj subtenas Micro Second Channel [MSC])
— 3 ✖ FlexCAN kun 64 mesaĝoj ĉiu
— 1 ✖ FlexRay-modulo (V2.1) ĝis 10 Mbit/s kun duobla aŭ ununura kanalo kaj 128 mesaĝaj objektoj kaj ECC
• 1 ✖ eMIOS: 24 unuigitaj kanaloj
• 1 ✖ eTPU2 (dua generacio eTPU)
— 32 normaj kanaloj
— 1 ✖ reagmodulo (6 kanaloj kun tri eliroj per kanalo)
• 2 plifortigitaj vicigitaj analog-al-ciferecaj konvertiloj (eQADCoj)
— Kvardek 12-bitaj enirkanaloj (multpleksitaj sur 2 ADC-oj);disetendebla al 56 kanaloj kun eksteraj multipleksiloj
— 6 komandvicoj
— Subteno de ellasilo kaj DMA
— 688 ns minimuma konverta tempo
• Sur-blato CAN/SCI/FlexRay Bootstrap-ŝargilo kun Boot Assist Module (BAM)
• Nexus
— Klaso 3+ por la kerno e200z4
— Klaso 1 por la eTPU
• JTAG (5-stiftoj)
• Evoluiga Semaforo (DTS)
— Registro de semaforoj (32-bitoj) kaj identiga registro
— Uzita kiel parto de ekigita protokolo pri akiro de datumoj
— EVTO-pinglo estas uzata por komuniki al la ekstera ilo
• Horloĝa generacio
— Sur-blato 4–40 MHz ĉefa oscilatoro
- Sur-blato FMPLL (frekvenc-modulita faz-ŝlosita buklo)
• Ĝis 120 ĝeneraluzeblaj I/O-linioj
— Individue programebla kiel enigo, eligo aŭ speciala funkcio
— Programebla sojlo (histerezo)
• Potenca redukta reĝimo: malrapida, halta kaj stand-by reĝimoj
• Fleksebla provizoskemo
— 5 V ununura provizo kun ekstera balasto
— Multobla ekstera provizo: 5 V, 3,3 V kaj 1,2 V
• Pakoj
— 176 LQFP
— 208 MAPBGA
— 324 TEPBGA
496-stifta CSP (nur kalibra ilo)
