SPC5675KFF0MMS2 32bit Mikroregiloj MCU 2MFlash 512KSRAM EBI
♠ Produkta Priskribo
| Produkta Atributo | Atributa Valoro |
| Fabrikisto: | NXP |
| Produkta Kategorio: | 32-bitaj Mikroregiloj - MCU |
| RoHS: | Detaloj |
| Serio: | MPC5675K |
| Monta Stilo: | SMD/SMT |
| Pako/Kazo: | BGA-473 |
| Kerno: | e200z7d |
| Programa Memorgrandeco: | 2 MB |
| Datuma RAM Grandeco: | 512 kB |
| Larĝo de Datuma Buso: | 32 bitoj |
| ADC Rezolucio: | 12 bitoj |
| Maksimuma Horloĝa Frekvenco: | 180 MHz |
| Provizo-tensio - Min: | 1.8 V |
| Proviza Tensio - Maksimuma: | 3.3 V |
| Minimuma Operacia Temperaturo: | - 40 C |
| Maksimuma Funkcia Temperaturo: | + 125 C |
| Kvalifiko: | AEC-Q100 |
| Pakado: | Pleto |
| Analoga Proviza Tensio: | 3.3 V/5 V |
| Marko: | NXP Semikonduktaĵoj |
| Tipo de Datuma RAM: | SRAM |
| I/O-tensio: | 3.3 V |
| Sentema al humideco: | Jes |
| Serio de procesoroj: | MPC567xK |
| Produkto: | MCU |
| Produkta Tipo: | 32-bitaj Mikroregiloj - MCU |
| Tipo de Programa Memoro: | Ekbrilo |
| Fabrika Pako Kvanto: | 420 |
| Subkategorio: | Mikroregiloj - MCU |
| Gardhundaj Temporiziloj: | Gardhundo Tempigilo |
| Parto # Kaŝnomo: | 935310927557 |
| Unueca pezo: | 0.057260 oz |
♠ Mikroregilo MPC5675K
La mikroregilo MPC5675K, solvo SafeAssure, estas a32-bita enigita regilo dizajnita por altnivela ŝoforohelpsistemoj kun RADARO, CMOS-bildigo, LIDARkaj ultrasonaj sensiloj, kaj multobla 3-faza motora kontroloaplikoj kiel en hibridaj elektraj veturiloj (HEV) enaŭtomobilaj kaj alttemperaturaj industriaj aplikoj.
Membro de la MPC5500/5600-familio de NXP Semiconductor,ĝi enhavas la Libron E konforman Potenca Arkitekturoteknologia kerno kun Variable Length Encoding (VLE).Ĉi tiokerno konformas al la Potenca Arkitekturo enigitakategorio, kaj estas 100-procenta uzantreĝimo kongrua kun laoriginala arkitekturo de uzantaj instrukcioj de Power PC™ (UISA).Ĝi ofertas sisteman rendimenton ĝis kvar fojojn tiu de siaMPC5561 antaŭulo, alportante al vi la fidindecon kajkonateco de la pruvita Power Architecture-teknologio.
Ampleksa serio de aparataro kaj programaroevoluiloj estas disponeblaj por helpi simpligi kaj rapidigisistema dezajno.Disvolva subteno haveblas deĉefaj vendistoj de iloj provizantaj kompililojn, erarĉimilojn kajsimuladaj evolumedioj.
• Alt-efikeco e200z7d duobla kerno
— 32-bita Power Architecture teknologio CPU
— Ĝis 180 MHz kerna frekvenco
— Duafera kerno
— Varialonga kodado (VLE)
— Memor-administra unuo (MMU) kun 64 enskriboj
— 16 KB-instrukaĵkaŝmemoro kaj 16 KB-datumkaŝmemoro
• Memoro disponebla
— Ĝis 2 MB-kodmemoro kun ECC
— 64 KB-datummemoro kun ECC
— Ĝis 512 KB surblata SRAM kun ECC
• SIL3/ASILD noviga sekureca koncepto: LockStep-reĝimo kaj sekura protekto
— Sfero de reproduktado (SoR) por ŝlosilaj komponentoj
— Redundaj kontrolaj unuoj sur eliroj de la SoR konektita al FCCU
- Kolekto kaj kontrolunuo de faŭltoj (FCCU)
— Enkonstruita mem-testo por memoro (MBIST) kaj logiko (LBIST) ekigita de aparataro
— Enkonstruita mem-testo de ekfunkciigo por ADC kaj fulmmemoro
— Replikita sekurec-plifortigita gardhundo-tempigilo
— Silicia substrato (morto) temperatursensilo
- Nemaskebla interrompo (NMI)
- 16-regiona memorprotekta unuo (MPU)
- Horloĝaj monitoraj unuoj (CMU)
- Potenca administra unuo (PMU)
— Cikla redunda kontrolo (CRC) unuoj
• Malkunliga Paralela reĝimo por alt-efikeca uzo de reproduktitaj kernoj
• Interfaco Nexus Class 3+
• Interrompoj
— Replikita 16-prioritata interrompregilo
• GPIO-oj individue programeblaj kiel enigo, eligo aŭ speciala funkcio
• 3 ĝeneraluzeblaj eTimer-unuoj (po 6 kanaloj)
• 3 FlexPWM-unuoj kun kvar 16-bitaj kanaloj per modulo
• Komunikadaj interfacoj
— 4 LINFlex-moduloj
— 3 DSPI-moduloj kun aŭtomata elekta generacio de blato
— 4 FlexCAN-interfacoj (2.0B Aktivaj) kun 32 mesaĝaj objektoj
— FlexRay-modulo (V2.1) kun duobla kanalo, ĝis 128 mesaĝaj objektoj kaj ĝis 10 Mbit/s
- Rapida Ethernet-Regilo (FEC)
— 3 I2C-moduloj
• Kvar 12-bitaj analog-al-ciferecaj konvertiloj (ADC)
— 22 enirkanaloj
— Programebla kruceksiga unuo (CTU) por sinkronigi ADC-konverton kun tempigilo kaj PWM
• Ekstera busa interfaco
• 16-bita ekstera DDR-memorregilo
• Paralela cifereca interfaco (PDI)
• Sur-blato CAN/UART bootstrap ŝargilo
• Kapabla funkcii per ununura 3.3 V-tensioprovizo
— 3.3 V-nurmoduloj: I/O, oscilatoroj, fulmmemoro
— 3.3 V aŭ 5 V-moduloj: ADCoj, provizo al interna VREG
— 1,8–3,3 V liverintervalo: DRAM/PDI
• Funkcia krucvojo temperaturo gamo –40 ĝis 150 °C
