STM32H743ZGT6 ARM Mikroregiloj - MCU Alt-efikeca & DSP DP-FPU, Arm Cortex-M7 MCU 1MByte de Flash 1MB RAM, 480MH

Mallonga priskribo:

Produktantoj: STMicroelectronics
Produkta Kategorio: 8-bitaj Mikroregiloj - MCU
Datumpaĝo:STM32H743ZGT6
Priskribo: Mikroregiloj - MCU
RoHS-statuso: RoHS Konforme


Produkta Detalo

Trajtoj

Produktaj Etikedoj

♠ Produkta Priskribo

Produkta Atributo Atributa Valoro
Fabrikisto: STMicroelectronics
Produkta Kategorio: ARM Mikroregiloj - MCU
RoHS: Detaloj
Serio: STM32H7
Monta Stilo: SMD/SMT
Pako/Kazo: LQFP-144
Kerno: ARM Cortex M7
Programa Memorgrandeco: 1 MB
Larĝo de Datuma Buso: 32 bitoj
ADC Rezolucio: 3 x 16 bitoj
Maksimuma Horloĝa Frekvenco: 480 MHz
Nombro da I/Oj: 114 I/O
Datuma RAM Grandeco: 1 MB
Provizo-tensio - Min: 1.62 V
Proviza Tensio - Maksimuma: 3.6 V
Minimuma Operacia Temperaturo: - 40 C
Maksimuma Funkcia Temperaturo: + 85 C
Pakado: Pleto
Marko: STMicroelectronics
DAC-Rezolucio: 12 bitoj
Tipo de Datuma RAM: SRAM
I/O-tensio: 1,62 V ĝis 3,6 V
Interfaco Tipo: POVAS, Eterreto, LPUART, QSPI, SAI, SDMMC, SPI / I2S, UART / USART, USB
Sentema al humideco: Jes
Nombro de ADC-Kanaloj: 36 Kanalo
Produkto: MCU+FPU
Produkta Tipo: ARM Mikroregiloj - MCU
Tipo de Programa Memoro: Ekbrilo
Fabrika Pako Kvanto: 360
Subkategorio: Mikroregiloj - MCU
Komercnomo: STM32
Gardhundaj Temporiziloj: Watchdog Timer, Fenestra
Unueca pezo: 0.046385 oz

 

♠ 32-bitoj Arm® Cortex®-M7 480MHz MCU-oj, ĝis 2MB Flash, ĝis 1MB RAM, 46 kom.kaj analogaj interfacoj

STM32H742xI/G kaj STM32H743xI/G-aparatoj baziĝas sur la alt-efikeca Arm® Cortex®-M7 32-bita RISC-kerno funkcianta ĝis 480 MHz.La kerno Cortex® -M7 havas glitkoman unuon (FPU) kiu subtenas Arm® duoblan precizecon (IEEE 754 konforma) kaj unu-precizeca datumtraktado instrukcioj kaj datumtipoj. STM32H742xI/G kaj STM32H743xI/G aparatoj subtenas plenan aron de DSP-instrukcioj kaj memorprotekta unuo (MPU) por plibonigi aplikaĵsekurecon.

STM32H742xI/G kaj STM32H743xI/G-aparatoj asimilas altrapidajn enkonstruitajn memorojn kun du-banka Flash-memoro de ĝis 2 Mbajtoj, ĝis 1 Mbajto de RAM (inkluzive de 192 Kbajtoj de TCM RAM, ĝis 864 Kbajtoj de uzanto SRAM kaj 4). Kbajtoj da rezerva SRAM), same kiel ampleksa gamo da plibonigitaj I/Oj kaj periferioj ligitaj al APB-busoj, AHB-busoj, 2x32-bita multi-AHB-busmatrico kaj plurtavola AXI-interkonekto subtenanta internan kaj eksteran memoraliron.


  • Antaŭa:
  • Sekva:

  • Kerno

    • 32-bita Arm® Cortex®-M7-kerno kun duobla precizeca FPU kaj L1-kaŝmemoro: 16 Kbajtoj da datumoj kaj 16 Kbajtoj da instrukaŝmemoro;ofteco ĝis 480 MHz, MPU, 1027 DMIPS/ 2.14 DMIPS/MHz (Dhrystone 2.1), kaj DSP-instrukcioj

    Memoroj

    • Ĝis 2 Mbajtoj da Flash-memoro kun lego-dum-skriba subteno

    • Ĝis 1 Mbajto da RAM: 192 Kbajtoj da TCM RAM (inkluzive 64 Kbajtoj da ITCM RAM + 128 Kbajtoj da DTCM RAM por tempokritikaj rutinoj), Ĝis 864 Kbajtoj da uzanta SRAM, kaj 4 Kbajtoj da SRAM en Rezerva domajno

    • Duobla reĝimo Quad-SPI-memorinterfaco kuranta ĝis 133 MHz

    • Fleksebla ekstera memorregilo kun ĝis 32-bita datumbuso: SRAM, PSRAM, SDRAM/LPSDR SDRAM, NOR/NAND Ekbrila memoro horloĝita ĝis 100 MHz en Sinkrona reĝimo

    • CRC-kalkulunuo

    Sekureco

    • ROP, PC-ROP, aktiva tamper

    Ĝenerala celo enigo/produktaĵoj

    • Ĝis 168 I/O-havenoj kun interrompa kapablo

    Restarigi kaj administrado de potenco

    • 3 apartaj potencaj domajnoj, kiuj povas esti sendepende horloĝ-ŝtopitaj aŭ malŝaltitaj:

    – D1: alt-efikecaj kapabloj

    – D2: komunikadaj ekstercentraj kaj temporiziloj

    – D3: rekomencigita/horloĝa kontrolo/potenca administrado

    • 1,62 ĝis 3,6 V aplikaĵprovizo kaj I/Os

    • POR, PDR, PVD kaj BOR

    • Dediĉita USB-potenco enkonstruanta 3.3 V internan reguligilon por provizi la internajn PHY-ojn

    • Enigita reguligilo (LDO) kun agordebla skalebla eligo por provizi la ciferecan cirkuladon

    • Tensio-skalado en Run kaj Haltiga reĝimo (6 agordeblaj intervaloj)

    • Rezerva reguligilo (~0.9 V)

    • Tensio-referenco por analoga ekstercentra/VREF+

    • Malaltpotencaj reĝimoj: Dormo, Halto, Standby kaj VBAT subtenanta baterioŝargado

    Malalta elektra konsumo

    • VBAT kuirilaro funkcianta reĝimo kun ŝarĝo kapablo

    • CPU kaj domajna potenco stato monitorado pingloj

    • 2.95 µA en Standby-reĝimo (Sekurkopio SRAM OFF, RTC/LSE ON)

    Administrado de horloĝo

    • Internaj oscilatoroj: 64 MHz HSI, 48 MHz HSI48, 4 MHz CSI, 32 kHz LSI

    • Eksteraj oscilatoroj: 4-48 MHz HSE, 32.768 kHz LSE

    • 3× PLL-oj (1 por la sistema horloĝo, 2 por kernhorloĝoj) kun Frakcia reĝimo

    Interkonekta matrico

    • 3 busmatricoj (1 AXI kaj 2 AHB)

    • Pontoj (5× AHB2-APB, 2× AXI2-AHB)

    4 DMA-regiloj por malŝarĝi la CPU

    • 1× altrapida majstra rekta memora alirregilo (MDMA) kun ligita listsubteno

    • 2× du-havenaj DMAoj kun FIFO

    • 1× baza DMA kun petaj enkursigilo-kapabloj

    Ĝis 35 komunikadaj ekstercentraj

    • 4× I2Cs FM+-interfacoj (SMBus/PMBus)

    • 4× USART-oj/4x UART-oj (ISO7816-interfaco, LIN, IrDA, ĝis 12.5 Mbit/s) kaj 1x LPUART

    • 6× SPI-oj, 3 kun muksita dupleksa I2S aŭdklasa precizeco per interna audio PLL aŭ ekstera horloĝo, 1x I2S en LP-domajno (ĝis 150 MHz)

    • 4x SAI (seria soninterfaco)

    • SPDIFRX-interfaco

    • SWPMI unu-drata protokola majstro I/F

    • Interfaco MDIO Slave

    • 2× SD/SDIO/MMC-interfacoj (ĝis 125 MHz)

    • 2× CAN-regiloj: 2 kun CAN FD, 1 kun tempo-eksigita CAN (TT-CAN)

    • 2× USB OTG-interfacoj (1FS, 1HS/FS) kristala malpli solvo kun LPM kaj BCD

    • Ethernet MAC-interfaco kun DMA-regilo

    • HDMI-CEC

    • 8- ĝis 14-bita fotilinterfaco (ĝis 80 MHz)

    11 analogaj ekstercentraj

    • 3× ADC-oj kun 16-bit maks.rezolucio (ĝis 36 kanaloj, ĝis 3.6 MSPS)

    • 1× temperaturo-sensilo

    • 2× 12-bitaj D/A-transformiloj (1 MHz)

    • 2× ultra-malalta-potencaj kompariloj

    • 2× operaciaj amplifiloj (7.3 MHz bendolarĝo)

    • 1× ciferecaj filtriloj por sigma delta modulatoro (DFSDM) kun 8 kanaloj/4 filtriloj

    Grafikoj

    • LCD-TFT-regilo ĝis XGA-rezolucio

    • Chrom-ART-grafika aparataro Akcelilo (DMA2D) por redukti CPU-ŝarĝon

    • Aparataro JPEG Codec

    Ĝis 22 tempigiloj kaj gardohundoj

    • 1× alt-rezolucia tempigilo (2.1 ns maksimuma rezolucio)

    • 2× 32-bitaj tempigiloj kun ĝis 4 IC/OC/PWM aŭ pulso-nombrilo kaj kvadratura (pliiga) kodigilo-enigo (ĝis 240 MHz)

    • 2× 16-bitaj altnivelaj motorkontrolaj temporiziloj (ĝis 240 MHz)

    • 10× 16-bitaj ĝeneraluzeblaj tempigiloj (ĝis 240 MHz)

    • 5× 16-bitaj malalt-potencaj tempigiloj (ĝis 240 MHz)

    • 2× gardohundoj (sendependaj kaj fenestro)

    • 1× SysTick tempigilo

    • RTC kun sub-sekunda precizeco kaj aparatara kalendaro

    Sencimiga reĝimo

    • SWD & JTAG-interfacoj

    • 4-Kbajta Enigita Spurbufro

    Rilataj Produktoj