STM32H750IBK6 ARM-Mikroregiloj - MCU Alt-efikeca & DSP DP-FPU, Arm Cortex-M7 MCU 128Kbajtoj da Fulmo 1MB RAM, 480
♠ Produkta Priskribo
| Produkta Atributo | Atributa Valoro |
| Fabrikisto: | STMicroelectronics |
| Produkta Kategorio: | ARM-Mikroregiloj - MCU |
| RoHS: | Detaloj |
| Serio: | STM32H7 |
| Munta Stilo: | SMD/SMT |
| Pakaĵo/Kesto: | UFBGA-176 |
| Kerno: | ARM Cortex M7 |
| Programmemora Grandeco: | 128 kilobajtoj |
| Larĝo de Datenbuso: | 32-bita |
| ADC-Rezolucio: | 3 x 16 bitoj |
| Maksimuma Horloĝa Frekvenco: | 480 MHz |
| Nombro de enigoj/eligoj: | 140 Enigo/Eligo |
| Grandeco de datuma RAM: | 1 MB |
| Proviza Tensio - Min: | 1.62 V |
| Proviza Tensio - Maks: | 3.6 V |
| Minimuma Funkciiga Temperaturo: | - 40 °C |
| Maksimuma Funkciiga Temperaturo: | + 85 °C |
| Pakado: | Pleto |
| Marko: | STMicroelectronics |
| DAC-Rezolucio: | 12-bita |
| Tipo de datummemorilo: | RAM |
| I/O-tensio: | 1,62 V ĝis 3,6 V |
| Interfaca Tipo: | POVAS, I2C, SAI, SDI, SPI, USART, USB |
| Humideca Sentema: | Jes |
| Nombro de ADC-Kanaloj: | 36 Kanalo |
| Produkto: | MCU+FPU |
| Produkta Tipo: | ARM-Mikroregiloj - MCU |
| Programmemora Tipo: | Fulmo |
| Fabrikpakaĵa Kvanto: | 1008 |
| Subkategorio: | Mikroregiloj - MCU |
| Varnomo: | STM32 |
| Gardhundaj Tempigiloj: | Gardhunda Tempigilo, Fenestra |
| Unuopezo: | 111 mg |
♠ 32-bitaj Arm® Cortex®-M7 480MHz mikrokontroliloj, 128 kbajtoj da fulmomemoro, 1 Mbajto da RAM, 46 komunikaj kaj analogaj interfacoj, kriptokomputila memoro
Aparatoj STM32H750xB baziĝas sur la alt-efikeca 32-bita RISC-kerno Arm® Cortex®-M7, funkcianta ĝis 480 MHz. La kerno Cortex®-M7 havas glitkoman unuon (FPU), kiu subtenas Arm® duoble-precizajn (IEEE 754-konformajn) kaj unu-precizajn datumprilaborajn instrukciojn kaj datumtipojn. Aparatoj STM32H750xB subtenas kompletan aron de DSP-instrukcioj kaj memoran protektan unuon (MPU) por plibonigi aplikaĵan sekurecon.
Aparatoj STM32H750xB inkluzivas altrapidajn enigitajn memorojn kun fulmmemoro de 128 Kbajtoj, ĝis 1 Mbajto da RAM (inkluzive de 192 Kbajtoj da TCM RAM, ĝis 864 Kbajtoj da uzanta SRAM kaj 4 Kbajtoj da rezerva SRAM), kaj ankaŭ ampleksan gamon da plibonigitaj enigoj/eligoj kaj flankaparatoj konektitaj al APB-busoj, AHB-busoj, 2x32-bita plur-AHB-busmatrico kaj plurtavola AXI-interkonekto subtenanta internan kaj eksteran memoraliron.
Ĉiuj aparatoj ofertas tri ADC-ojn, du DAC-ojn, du ultra-malalt-potencajn komparilojn, malalt-potencan RTC-on, alt-rezolucian tempigilon, 12 ĝeneraluzeblajn 16-bitajn tempigilojn, du PWM-tempigilojn por motorregado, kvin malalt-potencajn tempigilojn, veran hazardnombran generatoron (RNG), kaj kriptografian akcelĉelon. La aparatoj subtenas kvar ciferecajn filtrilojn por eksteraj sigma-delta modulatoroj (DFSDM). Ili ankaŭ havas normajn kaj progresintajn komunikajn interfacojn.
Inkluzivas pintnivelan patentitan teknologion de ST
Kerno
• 32-bita Arm® Cortex®-M7 kerno kun duoble-preciza FPU kaj L1-kaŝmemoro: 16 Kbajtoj da datumoj kaj 16 Kbajtoj da instrukcia kaŝmemoro; frekvenco ĝis 480 MHz, MPU, 1027 DMIPS/ 2.14 DMIPS/MHz (Dhrystone 2.1), kaj DSP-instrukcioj
Memoroj
• 128 Kbajtoj da fulmmemoro
• 1 Mbajto da RAM: 192 Kbajtoj da TCM RAM (inkluzive de 64 Kbajtoj da ITCM RAM + 128 Kbajtoj da DTCM RAM por tempokritikaj rutinoj), 864 Kbajtoj da uzanta SRAM, kaj 4 Kbajtoj da SRAM en la rezerva domajno
• Du-reĝima Quad-SPI memorinterfaco funkcianta ĝis 133 MHz
• Fleksebla ekstera memorregilo kun ĝis 32-bita datenbuso: – SRAM, PSRAM, NOR Fulmmemoro horloĝigita ĝis 133 MHz en sinkrona reĝimo – SDRAM/LPSDR SDRAM – 8/16-bitaj NAND Fulmmemoroj
• CRC-kalkulunuo
Sekureco
• ROP, PC-ROP, aktiva manipulado, sekura subteno por ĝisdatigo de firmvaro, sekura alirreĝimo
Ĝeneraluzeblaj enigoj/eligoj
• Ĝis 168 enigo/eligo-pordoj kun interrompa kapablo
Restarigo kaj energiadministrado
• 3 apartaj potencaj domajnoj, kiuj povas esti sendepende horloĝ-kontrolitaj aŭ malŝaltitaj:
– D1: alt-efikecaj kapabloj
– D2: komunikadaj flankaparatoj kaj tempigiloj
– D3: restartigo/horloĝa kontrolo/potencadministrado
• 1,62 ĝis 3,6 V aplikaĵa provizo kaj enigoj/eligoj
• POR, PDR, PVD kaj BOR
• Dediĉita USB-potenco enkorpiganta 3,3 V internan regulilon por provizi la internajn fizikajn elementojn (PHY)
• Enkonstruita regulilo (LDO) kun agordebla skalebla eligo por provizi la ciferecan cirkviton
• Tensio-skalado en Funkci- kaj Haltreĝimoj (6 agordeblaj intervaloj)
• Rezerva regulilo (~0.9 V)
• Tensioreferenco por analoga flankaparato/VREF+
• Malalt-energiaj reĝimoj: Dormo, Halto, Atendado kaj VBAT subtenantaj baterioŝargadon
Malalt-energia konsumo
• VBAT-bateria reĝimo kun ŝarĝkapablo
• CPU kaj domajna potenco-stato-monitoraj pingloj
• 2.95 µA en atendreĝimo (rezerva SRAM MALŜALTITA, RTC/LSE ŜALTITA)
Horloĝa administrado
• VBAT-bateria reĝimo kun ŝarĝkapablo
• CPU kaj domajna potenco-stato-monitoraj pingloj
• 2.95 µA en atendreĝimo (rezerva SRAM MALŜALTITA, RTC/LSE ŜALTITA)
Interkonekta matrico
• 3 busaj matricoj (1 AXI kaj 2 AHB)
• Pontoj (5× AHB2-APB, 2× AXI2-AHB)
4 DMA-regiloj por malŝarĝi la CPU-on
• 1× altrapida majstra rekta memoralira regilo (MDMA) kun subteno por ligitaj listo
• 2× du-portaj DMA-oj kun FIFO
• 1× baza DMA kun peto-enkursigilo-kapabloj
Ĝis 35 komunikadaj flankaparatoj
• 4× I2Cs FM+ interfacoj (SMBus/PMBus)
• 4× USART-oj/4x UART-oj (interfaco ISO7816, LIN, IrDA, ĝis 12.5 Mbit/s) kaj 1x LPUART
• 6× SPI-oj, 3 kun multpleksa dupleksa I2S-aŭdioklasa precizeco per interna aŭdio-PLL aŭ ekstera horloĝo, 1x I2S en LP-domajno (ĝis 150 MHz)
• 4x SAI-oj (seria aŭdio-interfaco)
• SPDIFRX-interfaco
• SWPMI unu-drata protokola majstra I/F
• MDIO-sklava interfaco
• 2× SD/SDIO/MMC interfacoj (ĝis 125 MHz)
• 2× CAN-regiloj: 2 kun CAN FD, 1 kun temp-ekigita CAN (TT-CAN)
• 2× USB OTG interfacoj (1FS, 1HS/FS) senkristala solvo kun LPM kaj BCD
• Eterreta MAC-interfaco kun DMA-regilo
• HDMI-CEC • 8- ĝis 14-bita kamera interfaco (ĝis 80 MHz)
11 analogaj flankaparatoj
• 3× ADC-oj kun maksimuma distingivo de 16 bitoj (ĝis 36 kanaloj, ĝis 3,6 MSPS)
• 1× temperatursensilo
• 2× 12-bitaj D/A konvertiloj (1 MHz)
• 2× ultra-malalt-potencaj kompariloj
• 2× operaciaj amplifiloj (7.3 MHz bendlarĝo)
• 1× ciferecaj filtriloj por sigma delta modulatoro (DFSDM) kun 8 kanaloj/4 filtriloj
Grafikoj
• LCD-TFT regilo ĝis XGA-rezolucio
• Chrom-ART grafika aparatara akcelilo (DMA2D) por redukti CPU-ŝarĝon
• Aparatara JPEG-Kodeko
Ĝis 22 tempigiloj kaj gardohundoj
• 1× alt-rezolucia tempmezurilo (maksimuma rezolucio 2,1 ns)
• 2× 32-bitaj tempigiloj kun ĝis 4 IC/OC/PWM aŭ pulsnombrilo kaj kvadratura (pliiga) kodigila enigo (ĝis 240 MHz)
• 2× 16-bitaj altnivelaj motoraj kontrolaj tempigiloj (ĝis 240 MHz)
• 10× 16-bitaj ĝeneraluzeblaj tempigiloj (ĝis 240 MHz)
• 5× 16-bitaj malalt-energiaj tempigiloj (ĝis 240 MHz)
• 2× gardohundoj (sendependaj kaj fenestraj)
• 1× SysTick-tempigilo
• RTC kun subsekunda precizeco kaj aparatara kalendaro
Kriptiga akcelo
• AES 128, 192, 256, TDES,
• HAŜO (MD5, SHA-1, SHA-2), HMAC
• Veraj hazardaj nombrogeneratoroj
Sencimiga reĝimo
• SWD kaj JTAG interfacoj
• 4-Kbajta Enigita Spura Bufro
