TMS320F2812PGFA Cifereca Signal-Procesoroj kaj Regiloj DSP DSC 32Bit Cifereca Sig-Regilo kun Flash

• Alt-efikeca statika CMOS-teknologio
- 150 MHz (6.67-ns ciklotempo)
- Malalta potenco (1.8-V kerno ĉe 135 MHz,1.9-V kerno ĉe 150 MHz, 3.3-VI/O) dezajno

• JTAG-lima skanado-subteno
– IEEE-Normo 1149.1-1990 IEEE-NormoTestu Alirhavenon kaj Lim-SkanadonArkitekturo

• Alt-efikeca 32-bita CPU (TMS320C28x)
– 16 × 16 kaj 32 × 32 MAC-operacioj
– 16 × 16 duobla MAC
– Harvard-busa arkitekturo
– Atomoperacioj
- Rapida interrompa respondo kaj prilaborado
- Unuigita memora programa modelo
– 4M lineara programo/datuma adreso atingo
- Kodo-efika (en C/C++ kaj Asembleo)
- Fontkodo de la procesoro TMS320F24x/LF240xkongrua

• Sur-blato memoro
- Ĝis 128K × 16 fulmo(Kvar 8K × 16 kaj ses 16K × 16 sektoroj)
– 1K × 16 OTP ROM
- L0 kaj L1: 2 blokoj de 4K × 16 ĉiu SingleAccess RAM (SARAM)
– H0: 1 bloko de 8K × 16 SARAM
– M0 kaj M1: 2 blokoj de 1K × 16 ĉiu SARAM

• Lanĉa ROM (4K × 16)
– Kun programaraj lanĉreĝimoj
– Normaj matematikaj tabeloj

• Ekstera interfaco (F2812)
- Pli ol 1M × 16 totala memoro
– Programeblaj atendaj statoj
- Programebla tempo de legado/skriba stroboskopo
– Tri individuaj pecetoj

• Endianeco: Endianeco

• Horloĝo kaj sistema kontrolo
– Sur-blato oscilatoro
- Watchhundo-tempigilo-modulo

• Tri eksteraj interrompoj

• Ekstercentra Interrupt Expansion (PIE) blokas tionsubtenas 45 ekstercentrajn interrompojn

• Tri 32-bitaj CPU-tempigiloj

• 128-bita sekureca ŝlosilo/seruro
- Protektas fulmon/OTP kaj L0/L1 SARAM
- Malhelpas firmware inversan inĝenieradon

• Motoraj kontrolo ekstercentraj
- Du Eventaj Administrantoj (EVA, EVB)
- Kongrua al aparatoj 240xA

• Seria haveno ekstercentraj
- Seria Perifera Interfaco (SPI)
- Du Seriaj Komunikadaj Interfacoj (SCI),norma UART
- Plibonigita Regila Area Reto (eCAN)
- Plurkanala Bufrita Seria Haveno (McBSP)

• 12-bita ADC, 16 kanaloj
– 2 × 8 kanala eniga multipleksilo
– Du Specimen-kaj-Tenu
– Unuopaj/samtempaj konvertiĝoj
- Rapida konvertiĝo: 80 ns/12,5 MSPS

• Ĝis 56 Ĝeneral-Uzaj I/O (GPIO) pingloj

• Altnivelaj emulaj trajtoj
– Analizaj kaj rompopunktofunkcioj
- Realtempa sencimigo per aparataro

• Disvolvaj iloj inkluzivas
- ANSI C/C++ kompililo/asemblo/ligilo
– Code Composer Studio™ IDE
- DSP/BIOS™
- JTAG-skanaj regiloj

• IEEE-Normo 1149.1-1990 IEEE-NormoTestu Alirhavenon kaj Lim-SkanadonArkitekturo

• Malaltpotencaj reĝimoj kaj energiŝparado
- Subtenataj modoj IDLE, STANDBY, HALT
– Malebligu individuajn ekstercentrajn horloĝojn

• Pakaj opcioj
- 179-pilka MicroStar BGA™ kun ekstera memorointerfaco (GHH, ZHH) (F2812)
- 176-stifta Malaltprofila Kvaropa Flatpack (LQFP) kunekstera memorinterfaco (PGF) (F2812)
- 128-stifta LQFP sen ekstera memorointerfaco (PBK) (F2810, F2811)

• Temperaturo opcioj
- A: -40 °C ĝis 85 °C (GHH, ZHH, PGF, PBK)
- S: -40 °C ĝis 125 °C (GHH, ZHH, PGF, PBK)
- Q: -40 °C ĝis 125 °C (PGF, PBK)(AEC-Q100-kvalifiko por aŭtomobilo
aplikoj)

• Altnivelaj Ŝofor-Asistado-Sistemoj (ADAS)

• Konstrua aŭtomatigo

• Elektronika vendejo

• Elektra Veturilo/Hibrida Elektra Veturilo (EV/HEV)potenco-trajno

• Fabriko aŭtomatigo

• Reta infrastrukturo

• Industria transporto

• Medicina, kuracado kaj taŭgeco

• Motoraj veturadoj

• Potenco livero

• Telekomunika infrastrukturo

• Testo kaj mezurado