TMS320VC5509AZAY Ciferecaj Signalprocesoroj kaj Regiloj - DSP, DSC Fikspunkta Cifereca Signalprocesoro 179-NFBGA -40 ĝis 85
♠ Produkta Priskribo
Produkta Atributo | Atributa Valoro |
Fabrikisto: | Teksasaj Instrumentoj |
Produkta Kategorio: | Ciferecaj Signalprocesoroj kaj Regiloj - DSP, DSC |
RoHS: | Detaloj |
Produkto: | DSP-oj |
Serio: | TMS320VC5509A |
Munta Stilo: | SMD/SMT |
Pakaĵo/Kesto: | NFBGA-179 |
Kerno: | C55x |
Nombro de Kernoj: | 1 Kerno |
Maksimuma Horloĝa Frekvenco: | 200 MHz |
L1 Kaŝmemora Instrukcia Memoro: | - |
L1 Kaŝmemora Datummemoro: | - |
Programmemora Grandeco: | 64 kilobajtoj |
Grandeco de datuma RAM: | 256 kilobajtoj |
Funkciiga Proviza Tensio: | 1.6 V |
Minimuma Funkciiga Temperaturo: | - 40 °C |
Maksimuma Funkciiga Temperaturo: | + 85 °C |
Pakado: | Pleto |
Marko: | Teksasaj Instrumentoj |
Tipo de instrukcio: | Fiksa Punkto |
Interfaca Tipo: | I2C |
Humideca Sentema: | Jes |
Produkta Tipo: | DSP - Ciferecaj Signalprocesoroj kaj Regiloj |
Fabrikpakaĵa Kvanto: | 160 |
Subkategorio: | Enkonstruitaj procesoroj kaj regiloj |
Proviza Tensio - Maks: | 1.65 V |
Proviza Tensio - Min: | 1.55 V |
Gardhundaj Tempigiloj: | Gardhunda Tempigilo |
♠ TMS320VC5509A Fikspunkta Cifereca Signalprocesoro
La fikspunkta cifereca signalprocesoro (DSP) TMS320VC5509A baziĝas sur la procesora kerno de la DSP-generacio TMS320C55x. La DSP-arkitekturo C55x™ atingas altan rendimenton kaj malaltan potencon per pliigita paraleleco kaj totala fokuso sur redukto de potencdisipado. La CPU subtenas internan busstrukturon, kiu konsistas el unu programbuso, tri datenlegaj busoj, du datenskribaj busoj, kaj pliaj busoj dediĉitaj al periferia kaj DMA-agado. Ĉi tiuj busoj provizas la kapablon plenumi ĝis tri datenlegadojn kaj du datenskribadojn en ununura ciklo. Paralele, la DMA-regilo povas plenumi ĝis du datentransigojn po ciklo sendepende de la CPU-agado.
La CPU C55x provizas du multiplik-akumulajn (MAC) unuojn, ĉiu kapabla je 17-bita x 17-bita multipliko en ununura ciklo. Centra 40-bita aritmetika/logika unuo (ALU) estas subtenata de plia 16-bita ALU. Uzo de la ALUoj estas sub instrukciara kontrolo, provizante la kapablon optimumigi paralelan agadon kaj energikonsumon. Ĉi tiuj rimedoj estas administrataj en la Adresa Unuo (AU) kaj Datuma Unuo (DU) de la CPU C55x.
La generacio C55x DSP subtenas instrukciaron kun varia bajta larĝo por plibonigita koddenseco. La Instrukcia Unuo (IU) plenumas 32-bitajn programajn alŝutojn el interna aŭ ekstera memoro kaj vicigas instrukciojn por la Programunuo (PU). La Programunuo deĉifras la instrukciojn, direktas taskojn al AU kaj DU-rimedoj, kaj administras la plene protektitan duktodukton. Antaŭdira branĉiga kapablo evitas malpleniĝojn de la duktodukto dum plenumo de kondiĉaj instrukcioj.
La ĝeneraluzeblaj enigaj kaj eligaj funkcioj kaj la 10-bita A/D provizas sufiĉajn pinglojn por stato, interrompoj kaj bitoj I/O por LCD-ekranoj, klavaroj kaj amaskomunikilaj interfacoj. La paralela interfaco funkcias en du reĝimoj, aŭ kiel sklavo al mikroregilo uzante la HPI-pordon aŭ kiel paralela amaskomunikila interfaco uzante la nesinkronan EMIF. Seria amaskomunikilo estas subtenata per du MultiMedia Card/Secure Digital (MMC/SD) flankaparatoj kaj tri McBSP-oj.
La flankaparato 5509A inkluzivas eksteran memorinterfacon (EMIF), kiu provizas sengluan aliron al nesinkronaj memoroj kiel EPROM kaj SRAM, same kiel al altrapidaj, altdensecaj memoroj kiel sinkrona DRAM. Kromaj flankaparatoj inkluzivas Universalan Serian Buson (USB), realtempan horloĝon, gardtempilon, I2C plurmajstran kaj sklavan interfacon. Tri plen-dupleksaj plurkanalaj bufritaj seriaj pordoj (McBSP-oj) provizas sengluan interfacon al diversaj industri-normaj seriaj aparatoj, kaj plurkanalan komunikadon kun ĝis 128 aparte ebligitaj kanaloj. La plibonigita gastigant-porda interfaco (HPI) estas 16-bita paralela interfaco uzata por provizi al gastigant-procesora aliron al 32K bajtoj da interna memoro sur la 5509A. La HPI povas esti agordita en aŭ multipleksa aŭ ne-multipleksa reĝimo por provizi sengluan interfacon al vasta gamo da gastigant-procesoroj. La DMA-regilo provizas datenmovadon por ses sendependaj kanalaj kuntekstoj sen CPU-interveno, provizante DMA-trairon de ĝis du 16-bitaj vortoj po ciklo. Du ĝeneraluzeblaj tempigiloj, ĝis ok dediĉitaj ĝeneraluzeblaj I/O (GPIO) pingloj, kaj cifereca faz-ŝlosita buklo (DPLL) horloĝgenerado ankaŭ estas inkluditaj.
La 5509A estas subtenata de la premiita eXpressDSP™ de la industrio, la Integra Evoluiga Medio (IDE) Code Composer Studio™, DSP/BIOS™, la algoritma normo de Texas Instruments, kaj la plej granda triaparta reto de la industrio. La Code Composer Studio IDE havas ilojn por kodgenerado, inkluzive de C-kompililo kaj Vida Ligilo, simulilo, RTDX™, peliloj por emulado XDS510™, kaj taksadaj moduloj. La 5509A ankaŭ estas subtenata de la C55x DSP-Biblioteko, kiu havas pli ol 50 bazajn programarkernojn (FIR-filtriloj, IIR-filtriloj, FFT-oj, kaj diversaj matematikaj funkcioj) same kiel bibliotekojn por subtenado de ĉipoj kaj kartoj.
La TMS320C55x DSP-kerno estis kreita kun malferma arkitekturo, kiu permesas la aldonon de aplikaĵ-specifa aparataro por plibonigi la rendimenton laŭ specifaj algoritmoj. La aparataraj etendaĵoj sur la 5509A atingas la perfektan ekvilibron inter fiksfunkcia rendimento kun programebla fleksebleco, samtempe atingante malaltan energikonsumon kaj koston, kiun tradicie estis malfacile trovi en la videoprocesora merkato. La etendaĵoj permesas al la 5509A liveri esceptan videokodek-rendimenton kun pli ol duono de sia bendlarĝo havebla por plenumi pliajn funkciojn kiel kolorspaca konverto, uzant-interfacaj operacioj, sekureco, TCP/IP, voĉrekono kaj teksto-al-parola konverto. Rezulte, ununura 5509A DSP povas funkciigi plej multajn porteblajn ciferecajn videajn aplikojn kun prilabora spaco por ekstraĵoj. Por pliaj informoj, vidu la TMS320C55x Aparataraj Etendaĵoj por Bildo/Video-Aplikaĵoj por Programistoj (literaturnumero SPRU098). Por pliaj informoj pri uzado de la DSP-bildprilabora biblioteko, vidu la TMS320C55x-bildprilabora biblioteko por programistoj (literaturnumero SPRU037).
• Alt-Efikeca, Malalt-Pova, Fiks-Koma TMS320C55x™ Cifereca Signalprocesoro
− 9,26-, 6,95-, 5-ns Instrukcia Ciklotempo
− Horloĝfrekvenco 108-, 144-, 200-MHz
− Unu/Du instrukcio(j) plenumita(j) po ciklo
− Duoblaj Multiplikiloj [Ĝis 400 Milionoj da Multiplik-Akumuliĝoj po Sekundo (MMACS)]
− Du Aritmetikaj/Logikaj Unuoj (ALUoj)
− Tri Internaj Datumoj/Operando-Legaj Busoj kaj Du Internaj Datumoj/Operando-Skribaj Busoj
• 128K x 16-bita surĉipa RAM, konsistanta el:
− 64K bajtoj da duobla-alira RAM (DARAM) 8 blokoj de 4K × 16-bita
− 192K bajtoj da unu-alira RAM (SARAM) 24 blokoj de 4K × 16-bita
• 64K bajtoj da unu-atenda surĉipa ROM (32K × 16-bita)
• 8M × 16-bita maksimuma adresebla ekstera memorspaco (sinkrona DRAM)
• 16-bita ekstera paralela busa memoro subtenanta ambaŭ:
− Ekstera Memorinterfaco (EMIF) kun GPIO-kapabloj kaj senglua interfaco por:
− Nesinkrona Statika RAM (SRAM)
− Nesinkrona EPROM
− Sinkrona DRAM (SDRAM)
− 16-bita paralela plibonigita gastigant-porta interfaco (EHPI) kun GPIO-kapabloj
• Programebla Malalt-Energia Kontrolo de Ses Aparataj Funkciaj Domajnoj
• Surĉipa Skanad-Bazita Emulada Logiko
• Surĉipaj Periferiaĵoj
− Du 20-bitaj tempigiloj
− Gardhunda Tempigilo
− Ses-kanala rekta memoralira (DMA) regilo
− Tri seriaj pordoj subtenantaj kombinaĵon de:
− Ĝis 3 Multkanalaj Bufritaj Seriaj Datumoj (McBSP-oj)
− Ĝis 2 Multmediaj/Sekuraj Ciferecaj Kartaj Interfacoj
− Programebla Faz-Ŝlosita Buklo Horloĝgeneratoro
− Sep (LQFP) aŭ ok (BGA) Ĝeneraluzeblaj I/O (GPIO) Stiftoj kaj Ĝeneraluzebla Eligstifto (XF)
− USB Plenrapida (12 Mbps) Sklava Pordo Subtenanta Amasajn, Interrompajn kaj Izokronajn Transigojn
− Inter-Integra Cirkvito (I2C) Mult-Majstra kaj Sklava Interfaco
−Realtempa Horloĝo (RTC) Kun Kristala Enigo, Aparta Horloĝa Domajno, Aparta Nutrado
− 4-kanala (BGA) aŭ 2-kanala (LQFP) 10-bita sinsekva aproksimado A/D
• IEEE-Normo 1149.1† (JTAG) Limskanada Logiko
• Pakaĵoj:
− 144-Terminala Malaltprofila Kvarobla Plata Pako (LQFP) (PGE-Sufikso)
− 179-Terminala MicroStar BGA™ (Pilka Krada Aro) (GHH-Sufikso)
− 179-Terminala Senplumba MicroStar BGA™ (Pilka Krada Aro) (ZHH Sufikso)
• 1.2-V Kerno (108 MHz), 2.7-V - 3.6-VI/Os
• 1.35-V Kerno (144 MHz), 2.7-V - 3.6-VI/Os
• 1.6-V Kerno (200 MHz), 2.7-V - 3.6-VI/Os
• Hibrida, elektra kaj potenco-trajna sistemo (EV/HEV)
– Baterio-administrada sistemo (BMS)
– Surŝipa ŝargilo
– Tirada invetilo
– Konvertilo DC/DC
– Startigilo/generatoro