LPC1850FET180,551 ARM Mikroregiloj - MCU Cortex-M3 200kB SRAM 200 kB SRAM
♠ Produkta Priskribo
| Produkta Atributo | Atributa Valoro |
| Fabrikisto: | NXP |
| Produkta Kategorio: | ARM Mikroregiloj - MCU |
| RoHS: | Detaloj |
| Monta Stilo: | SMD/SMT |
| Pako/Kazo: | TFBGA-180 |
| Kerno: | ARM Cortex M3 |
| Programa Memorgrandeco: | 0 B |
| Larĝo de Datuma Buso: | 32 bitoj |
| ADC Rezolucio: | 10 bitoj |
| Maksimuma Horloĝa Frekvenco: | 180 MHz |
| Nombro da I/Oj: | 118 I/O |
| Datuma RAM Grandeco: | 200 kB |
| Provizo-tensio - Min: | 2.4 V |
| Proviza Tensio - Maksimuma: | 3.6 V |
| Minimuma Operacia Temperaturo: | - 40 C |
| Maksimuma Funkcia Temperaturo: | + 85 C |
| Pakado: | Pleto |
| Analoga Livertensio: | 3.3 V |
| Marko: | NXP Semikonduktaĵoj |
| DAC-Rezolucio: | 10 bitoj |
| Tipo de Datuma RAM: | SRAM |
| Datuma ROM Grandeco: | 16 kB |
| Tipo de Datuma ROM: | EEPROM |
| I/O-tensio: | 2,4 V ĝis 3,6 V |
| Interfaco Tipo: | POVAS, Eterreto, I2C, SPI, USB |
| Longo: | 12,575 mm |
| Sentema al humideco: | Jes |
| Nombro de ADC-Kanaloj: | 8 Kanalo |
| Nombro da Temporiziloj/Nombriloj: | 4 Temporizilo |
| Serio de procesoroj: | LPC1850 |
| Produkto: | MCU |
| Produkta Tipo: | ARM Mikroregiloj - MCU |
| Tipo de Programa Memoro: | Ekbrilo |
| Fabrika Pako Kvanto: | 189 |
| Subkategorio: | Mikroregiloj - MCU |
| Komercnomo: | LPC |
| Gardhundaj Temporiziloj: | Gardhundo Tempigilo |
| Larĝo: | 12,575 mm |
| Parto # Kaŝnomo: | 935296289551 |
| Unueca pezo: | 291,515 mg |
♠ 32-bita ARM Cortex-M3 senfulma MCU;ĝis 200 kB SRAM;Ethernet, du HS USB, LCD, kaj ekstera memorregilo
La LPC1850/30/20/10 estas ARM Cortex-M3 bazitaj mikroregiloj por enkonstruitaj aplikoj.La ARM Cortex-M3 estas venontgeneracia kerno, kiu ofertas sistemajn plibonigojn kiel malaltan energikonsumon, plibonigitajn sencimigajn funkciojn kaj altnivelan de subtenbloka integriĝo.
La LPC1850/30/20/10 funkcias ĉe CPU-frekvencoj de ĝis 180 MHz. La CPU ARM Cortex-M3 korpigas 3-ŝtupan dukton kaj uzas Harvard-arkitekturon kun aparta loka instrukcio kaj datumbusoj same kiel trian buson por ekstercentraj. .La CPU ARM Cortex-M3 ankaŭ inkluzivas internan antaŭpreĉan unuon, kiu subtenas konjektan disbranĉigon.
La LPC1850/30/20/10 inkluzivas ĝis 200 kB da sur-blato SRAM, kvaropo SPI Flash Interface (SPIFI), State Configurable Timer/PWM (SCTimer/PWM) subsistemo, du Altrapidaj USB-regiloj, Eterreto, LCD, ekstera memorregilo, kaj multoblaj ciferecaj kaj analogaj ekstercentraj.
• Procesoro-kerno - ARM Cortex-M3-procesoro (versio r2p1), funkcianta ĉe frekvencoj de ĝis 180 MHz.
- ARM Cortex-M3 enkonstruita Memorprotekta Unuo (MPU) subtenanta ok regionojn.
- ARM Cortex-M3 enkonstruita Nested Vectored Interrupt Controller (NVIC).
- Ne-maskebla Interrompo (NMI) enigo.
- JTAG kaj Seria Wire Debug, seria spuro, ok rompopunktoj, kaj kvar gvatopunktoj.
- Subteno de Plibonigita Trace Module (ETM) kaj Enhanced Trace Buffer (ETB).
- Sistema tick-tempigilo.
• Sur-blato memoro
– 200 kB SRAM por kodo kaj datuma uzo.
- Multoblaj SRAM-blokoj kun aparta busaliro.
– 64 kB ROM enhavanta lanĉan kodon kaj sur-blatajn programŝoforojn.
– 64 bitoj + 256 bitoj Unufoja Programebla (OTP) memoro por ĝeneraluzebla uzo.
• Horloĝa generacio unuo
– Kristala oscilatoro kun operacia gamo de 1 MHz ĝis 25 MHz.
– 12 MHz interna RC-oscilatoro tajlita al 1.5% precizeco super temperaturo kaj tensio.
- Ultra-malalta potenco RTC-kristala oscilatoro.
- Tri PLL-oj permesas CPU-funkciadon ĝis la maksimuma CPU-indico sen bezono de altfrekvenca kristalo.La dua PLL estas dediĉita al la Altrapida USB, la tria PLL povas esti uzata kiel audio PLL.
– Horloĝa eligo
• Agordeblaj ciferecaj ekstercentraj:
- Subsistemo de Ŝtata Agordeca Temporizilo (SCTimer/PWM) sur AHB.
- Tutmonda Input Multiplexer Array (GIMA) permesas kruckonekti plurajn enirojn kaj elirojn al okazaĵaj ekstercentraj kiel tempigiloj, SCTimer/PWM kaj ADC0/1
• Seriaj interfacoj:
– Quad SPI Flash Interface (SPIFI) kun 1-, 2-, aŭ 4-bitaj datumoj kun rapidecoj de ĝis 52 MB sekundo.
- 10/100T Ethernet MAC kun RMII kaj MII-interfacoj kaj DMA-subteno por alta trairo ĉe malalta CPU-ŝarĝo.Subteno por IEEE 1588 tempostampado/altnivela tempostampado (IEEE 1588-2008 v2).
- Unu Altrapida USB 2.0 Gastiganto/Aparato/OTG-interfaco kun DMA-subteno kaj sur-blata altrapida PHY (USB0).
- Unu Altrapida USB 2.0 Gastiganta/Aparato-interfaco kun DMA-subteno, sur-blata plenrapida PHY kaj ULPI-interfaco al ekstera altrapida PHY (USB1).
– USB-interfaco elektra testa programaro inkluzivita en ROM USB-stako.
- Kvar 550 UART-oj kun DMA-subteno: unu UART kun plena modema interfaco;unu UART kun interfaco IrDA;tri USART-oj subtenas UART-sinkronan reĝimon kaj saĝkartan interfacon konforman al ISO7816-specifo.
– Ĝis du C_CAN 2.0B regiloj kun unu kanalo ĉiu.Uzo de C_CAN-regilo ekskludas operacion de ĉiuj aliaj ekstercentraj ligitaj al la sama busponto Vidu Figuro 1 kaj Ref.2.
- Du SSP-regiloj kun FIFO kaj multprotokola subteno.Ambaŭ SSP-oj kun DMA-subteno.
- Unu Rapid-reĝima Plus I2C-busa interfaco kun monitora reĝimo kaj kun malfermaj drenaj I/O-stiftoj konformaj al la plena I2C-busa specifo.Elportas datumrapidecojn de ĝis 1 Mbit/s.
- Unu norma I2C-busa interfaco kun monitora reĝimo kaj normaj I/O-pingloj.
- Du I2S-interfacoj kun DMA-subteno, ĉiu kun unu enigo kaj unu eligo.
• Ciferecaj ekstercentraj:
- Ekstera Memoro-Regilo (EMC) subtenanta eksterajn SRAM, ROM, NOR-flash, kaj SDRAM-aparatojn.
- LCD-regilo kun DMA-subteno kaj programebla ekranrezolucio de ĝis 1024 H
– 768 V. Subtenas monokromatajn kaj kolorajn STN-panelojn kaj TFT-kolorajn panelojn;subtenas 1/2/4/8 bpp Kolora Rigarda Tabelo (CLUT) kaj 16/24-bitan rektan pikselan mapadon.
- Sekura Cifereca Eniga Eligo (SD/MMC) interfaco de kartoj.
- Ok-kanala Ĝenerala-Uza DMA-regilo povas aliri ĉiujn memorojn sur la AHB kaj ĉiuj DMA-kapablaj AHB-sklavoj.
- Ĝis 164 Ĝeneraluzeblaj Enigo/Eligo (GPIO) pingloj kun agordeblaj tirsupren/malsupren-rezistiloj.
- GPIO-registroj troviĝas sur la AHB por rapida aliro.GPIO-havenoj havas DMA-subtenon.
- Ĝis ok GPIO-stiftoj povas esti elektitaj el ĉiuj GPIO-stiftoj kiel randaj kaj nivelaj sentemaj interrompaj fontoj.
- Du GPIO-grupaj interrompaj moduloj ebligas interrompon bazitan sur programebla ŝablono de enigaj statoj de grupo de GPIO-stiftoj.
- Kvar ĝeneraluzeblaj tempigilo/nombriloj kun kaptado kaj kongruaj kapabloj.
- Unu motora kontrolo PWM por trifaza motora kontrolo.
- Unu Kvadratura Kodigilo-Interfaco (QEI).
– Ripeta Interrompa tempigilo (RI-tempigilo).
– Fenestra gardohundo tempigilo.
- Ultra-malalta potenco Realtempa Horloĝo (RTC) sur aparta potenca domajno kun 256 bajtoj da bateriaj rezervaj registroj.
- Alarma tempigilo;povas esti kuirilaro.
• Analogaj ekstercentraj:
– Unu 10-bita DAC kun DMA-subteno kaj datumkonverta indico de 400 kSamples/s.
- Du 10-bitaj ADC-oj kun DMA-subteno kaj datumkonverta indico de 400 kSamples/s.Ĝis ok enirkanaloj per ADC.
• Unika ID por ĉiu aparato.
• Potenco:
– Ununura 3.3 V (2.2 V ĝis 3.6 V) nutrado kun sur-blata interna tensioreguligilo por la kerna provizo kaj la RTC-potenca domajno.
- RTC-potenca domajno povas esti funkciigita aparte per 3 V-baterioprovizo.
- Kvar reduktitaj potenco-reĝimoj: Dormo, Profunda dormo, Malŝalto kaj Profunda malŝalto.
- Vekiĝo de procesoro el Dorma reĝimo per vekinterrompoj de diversaj ekstercentraj.
- Vekiĝu de Profunda dormo, Malŝaltita kaj Profunda malŝaltita modoj per eksteraj interrompoj kaj interrompoj generitaj de kuirilaraj blokoj en la RTC-potenca domajno.
- Malpleniĝo detekti kun kvar apartaj sojloj por interrompo kaj devigita rekomenco.
- Restarigi ŝaltitan (POR).
• Havebla kiel 144-stiftaj LQFP-pakaĵoj kaj kiel 256-stiftaj, 180-stiftaj kaj 100-stiftaj BGA-pakaĵoj.
• Industria
• RFID-legiloj
• Konsumanto
• e-Mezurado
• Blankaj varoj
