LPC1850FET180,551 ARM-Mikroregiloj - MCU Cortex-M3 200kB SRAM 200 kB SRAM

• Procesora kerno – procesoro ARM Cortex-M3 (versio r2p1), funkcianta je frekvencoj ĝis 180 MHz.

– ARM Cortex-M3 enkonstruita Memory Protection Unit (MPU) subtenanta ok regionojn.

– ARM Cortex-M3 enkonstruita Nested Vectored Interrupt Controller (NVIC).

– Ne-maskebla interrompo (NMI) enigo.

– JTAG kaj Seria Drata Sencimigado, seria spurado, ok rompopunktoj, kaj kvar observpunktoj.

– Subteno por Plibonigita Spurmodulo (ETM) kaj Plibonigita Spurbufro (ETB).

– Sistemtempilo.

• Surĉipa memoro

– 200 kB SRAM por uzo de kodo kaj datumoj.

– Pluraj SRAM-blokoj kun aparta busaliro.

– 64 kB ROM enhavanta startkodon kaj surĉipajn pelilojn.

– 64-bita + 256-bita Unufoja Programebla (OTP) memoro por ĝeneraluzebla uzo.

• Horloĝa generatorunuo

– Kristala oscilatoro kun funkcianta gamo de 1 MHz ĝis 25 MHz.

– 12 MHz interna RC-oscilatoro tajlita je 1,5 % precizeco super temperaturo kaj tensio.

– Ultra-malalta potenco RTC kristaloscilatoro.

– Tri PLL-oj ebligas CPU-funkciadon ĝis la maksimuma CPU-rapideco sen bezono de altfrekvenca kristalo. La dua PLL estas dediĉita al la alt-rapida USB, la tria PLL povas esti uzata kiel aŭdia PLL.

– Horloĝa eligo

• Agordeblaj ciferecaj flankaparatoj:

– Subsistemo por Ŝtata Agordebla Tempigilo (SCTimer/PWM) ĉe AHB.

– Tutmonda Eniga Multipleksila Aro (GIMA) permesas kruckonekti plurajn enigojn kaj eligojn al okazaĵ-movitaj flankaparatoj kiel tempigiloj, SCTimer/PWM, kaj ADC0/1

• Seriaj interfacoj:

– Kvarobla SPI-Fulminterfaco (SPIFI) kun 1-, 2- aŭ 4-bitaj datumoj je rapidoj ĝis 52 MB po sekundo.

– 10/100T Eterreta MAC kun RMII kaj MII interfacoj kaj DMA-subteno por alta trairo ĉe malalta CPU-ŝarĝo. Subteno por IEEE 1588 tempostampado/altnivela tempostampado (IEEE 1588-2008 v2).

– Unu altrapida USB 2.0 gastiganto/aparato/OTG interfaco kun DMA subteno kaj surĉipa altrapida PHY (USB0).

– Unu altrapida USB 2.0 gastiganto/aparato interfaco kun DMA subteno, surĉipa plenrapida PHY kaj ULPI interfaco al ekstera altrapida PHY (USB1).

– Programaro por testi elektran USB-interfacon inkluzivita en la USB-stako de ROM.

– Kvar 550 UART-oj kun DMA-subteno: unu UART kun plena modema interfaco; unu UART kun IrDA-interfaco; tri USART-oj subtenas UART-sinkronan reĝimon kaj inteligentan kartan interfacon konforman al la specifo ISO7816.

– Ĝis du C_CAN 2.0B regiloj kun po unu kanalo. Uzo de C_CAN regilo ekskludas la funkciadon de ĉiuj aliaj flankaparatoj konektitaj al la sama busponto. Vidu Figuron 1 kaj Ref. 2.

– Du SSP-regiloj kun FIFO kaj plurprotokola subteno. Ambaŭ SSP-oj kun DMA-subteno.

– Unu Fast-mode Plus I2C-busa interfaco kun monitora reĝimo kaj kun malferma-drenaj I/O-pingloj konformaj al la plena I2C-busa specifo. Subtenas datenrapidojn ĝis 1 Mbit/s.

– Unu norma I2C-busa interfaco kun monitora reĝimo kaj normaj I/O-pingloj.

– Du I2S-interfacoj kun DMA-subteno, ĉiu kun unu enigo kaj unu eligo.

• Ciferecaj flankaparatoj:

– Ekstera Memorregilo (EMC) subtenanta eksterajn SRAM, ROM, NOR-fulmo- kaj SDRAM-aparatojn.

– LCD-regilo kun DMA-subteno kaj programebla ekranrezolucio ĝis 1024 H

– 768 V. Subtenas monokromajn kaj kolorajn STN-panelojn kaj TFT-kolorajn panelojn; subtenas 1/2/4/8 bpp Koloran Konsiltabelon (CLUT) kaj 16/24-bitan rektan pikselan mapadon.

– Interfaco por karto Sekura Cifereca Eniga Eligo (SD/MMC).

– Ok-kanala ĝeneraluzebla DMA-regilo povas aliri ĉiujn memorojn sur la AHB kaj ĉiujn DMA-kapablajn AHB-sklavojn.

– Ĝis 164 Ĝeneraluzeblaj Enigaj/Eligaj (GPIO) pingloj kun agordeblaj suprentiraj/malsuprentiraj rezistiloj.

– GPIO-registroj troviĝas sur la AHB por rapida aliro. GPIO-pordoj havas DMA-subtenon.

– Ĝis ok GPIO-pingloj povas esti elektitaj el ĉiuj GPIO-pingloj kiel rando- kaj nivel-sentemaj interrompofontoj.

– Du GPIO-grupaj interrompomoduloj ebligas interrompon bazitan sur programebla ŝablono de enigaj statoj de grupo de GPIO-pingloj.

– Kvar ĝeneraluzeblaj tempmezuriloj/kalkuliloj kun kapto- kaj kongruigkapabloj.

– Unu motorregilo PWM por trifaza motorregilo.

– Unu Kvadratura Kodiga Interfaco (QEI).

– Ripetema interrompa tempmezurilo (RI-tempmezurilo).

– Fenestra gardohunda tempmezurilo.

– Ultramalalta konsumado de realtempa horloĝo (RTC) sur aparta energidomajno kun 256 bajtoj da bateri-funkciigataj rezervregistroj.

– Vekhorloĝo; povas esti bateri-funkciigata.

• Analogaj flankaparatoj:

– Unu 10-bita DAC kun DMA-subteno kaj datenkonverta rapido de 400 kSamples/s.

– Du 10-bitaj ADC-oj kun DMA-subteno kaj datenkonverta rapideco de 400 kSamples/s. Ĝis ok eniraj kanaloj por ADC.

• Unika identigilo por ĉiu aparato.

• Potenco:

– Unuopa 3,3 V (2,2 V ĝis 3,6 V) elektrofonto kun surĉipa interna tensioreguligilo por la kerna provizo kaj la RTC-potencodomajno.

– RTC-potenco-domajno povas esti funkciigita aparte per 3-V baterio.

– Kvar reĝimoj kun reduktita potenco: Dormo, Profunda dormo, Malŝalto, kaj Profunda malŝalto.

– Procesoro vekiĝas el dormanta reĝimo per vekiĝaj interrompoj de diversaj flankaparatoj.

– Vekiĝo el profunda dormo, malŝalto, kaj profunda malŝalto per eksteraj interrompoj kaj interrompoj generitaj de bateri-funkciigitaj blokoj en la RTC-potencodomajno.

– Detekto de interrompo kun kvar apartaj sojloj por interrompo kaj devigita restarigo.

– Rekomencigo ĉe ŝalto (POR).

• Haveblaj kiel 144-pinglaj LQFP-pakaĵoj kaj kiel 256-pinglaj, 180-pinglaj kaj 100-pinglaj BGA-pakaĵoj.

• Industria

• RFID-legiloj

• Konsumanto

• e-Mezurado

• Blankaj varoj