XC6SLX25-2FTG256C FPGA – Field Programable Gate Array La fabriko nuntempe ne akceptas mendojn por ĉi tiu produkto.
♠ Produkta Priskribo
| Produkta Atributo | Atributa Valoro |
| Fabrikisto: | Xilinx |
| Produkta Kategorio: | FPGA - Field Programable Gate Array |
| RoHS: | Detaloj |
| Serio: | XC6SLX25 |
| Nombro de Logikaj Elementoj: | 24051 LE |
| Nombro da I/Oj: | 186 I/O |
| Provizo-tensio - Min: | 1.14 V |
| Proviza Tensio - Maksimuma: | 1.26 V |
| Minimuma Operacia Temperaturo: | 0 C |
| Maksimuma Funkcia Temperaturo: | + 85 C |
| Datumkurso: | - |
| Nombro da Transriceviloj: | - |
| Monta Stilo: | SMD/SMT |
| Pako/Kazo: | FBGA-256 |
| Marko: | Xilinx |
| Distribuita RAM: | 229 kbit |
| Enigita Bloko RAM - EBR: | 936 kbit |
| Maksimuma Operacia Ofteco: | 1080 MHz |
| Sentema al humideco: | Jes |
| Nombro de Logika Tabelo-Blokoj - LABoj: | 1879 LAB |
| Funkcia Proviza Tensio: | 1.2 V |
| Produkta Tipo: | FPGA - Field Programable Gate Array |
| Fabrika Pako Kvanto: | 1 |
| Subkategorio: | Programeblaj Logikaj ICoj |
| Komercnomo: | spartano |
| Unueca pezo: | 21,576 g |
♠ Spartan-6 Familia Superrigardo
La Spartan®-6-familio provizas gvidajn sistemajn integrigajn kapablojn kun la plej malalta totalkosto por altvolumaj aplikoj.La dektri-membra familio liveras vastigitajn densecojn intervalantajn de 3,840 ĝis 147,443 logikaj ĉeloj, kun duono de la energikonsumo de antaŭaj spartanaj familioj, kaj pli rapida, pli ampleksa konektebleco.Konstruita sur matura 45 nm-malaltpotenca kupra proceza teknologio, kiu liveras la optimuman ekvilibron de kosto, potenco kaj rendimento, la Spartan-6-familio ofertas novan, pli efikan, du-registran 6-enigan serĉtabelon (LUT) logiko kaj riĉa elekto de enkonstruitaj sistem-nivelaj blokoj.Ĉi tiuj inkluzivas 18 Kb (2 x 9 Kb) blokajn RAMojn, duageneraciajn DSP48A1-tranĉaĵojn, SDRAM-memorregilojn, plifortigitajn miksreĝimajn horloĝajn administradblokojn, SelectIO™-teknologion, potenc-optimumigitajn altrapidajn seriajn transceptoriblokojn, PCI Express®-kongruajn Endpoint-blokojn. , altnivelaj sistemo-nivelaj potencadministradaj reĝimoj, aŭtomate detektaj agordaj opcioj, kaj plibonigita IP-sekureco kun AES kaj Device DNA-protekto.Ĉi tiuj funkcioj provizas malaltkostan programeblan alternativon al kutimaj ASIC-produktoj kun senprecedenca uzfacilo.Spartan-6 FPGA-oj ofertas la plej bonan solvon por altvolumaj logikdezajnoj, konsumant-orientitaj DSP-dezajnoj kaj kost-sentemaj enigitaj aplikoj.Spartan-6 FPGAs estas la programebla silicia fundamento por Celitaj Dezajnaj Platformoj, kiuj liveras integrajn softvarojn kaj hardvarkomponentojn, kiuj ebligas al dizajnistoj koncentriĝi pri novigado tuj kiam ilia disvolva ciklo komenciĝas.
• Familio Spartan-6:
• Spartan-6 LX FPGA: Logiko optimumigita
• Spartan-6 LXT FPGA: Altrapida seria konektebleco
• Desegnita por malalta kosto
• Multoblaj efikaj integritaj blokoj
• Optimumigita elekto de I/O-normoj
• Ŝanceligitaj kusenetoj
• Alt-volumaj plastaj drato-ligitaj pakoj
• Malalta statika kaj dinamika potenco
• 45 nm-procezo optimumigita por kosto kaj malalta potenco
• Hibernate malŝaltita reĝimo por nula potenco
• Malakcepta reĝimo subtenas staton kaj agordon kun plurpingla vekiĝo, kontrolo-plibonigo
• Malsupra potenco 1.0V kerntensio (LX FPGAoj, -1L nur)
• Alta rendimento 1.2V kerntensio (LX kaj LXT FPGAs, -2, -3, kaj -3N rapideco gradoj)
• Multtensiaj, multnormaj interfacaj bankoj de SelectIO™
• Ĝis 1,080 Mb/s datumtransiga indico per diferenciala I/O
• Elektebla eliga stirado, ĝis 24 mA per pinglo
• 3.3V al 1.2VI/O normoj kaj protokoloj
• Malaltkostaj interfacoj de memoro HSTL kaj SSTL
• Varma interŝanĝo plenumo
• Alĝustigeblaj I/O-slew-tarifoj por plibonigi signalan integrecon
• Altrapidaj GTP-serialaj transceptoroj en la LXT FPGAoj
• Ĝis 3,2 Gb/s
• Altrapidaj interfacoj inkluzive de: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort kaj XAUI
• Integrita Endpoint-bloko por PCI Express-dezajnoj (LXT)
• Malaltkosta PCI®-teknologia subteno kongrua kun la 33 MHz, 32- kaj 64-bita specifo.
• Efika DSP48A1 tranĉaĵoj
• Alt-efikeca aritmetika kaj signala prilaborado
• Rapida 18 x 18 multiplikanto kaj 48-bita akumulilo
• Dukto kaj kaskada kapablo
• Antaŭ-aldonanto por helpi filtrilan aplikon
• Integritaj Memorkontrolilo-blokoj
• Subteno de DDR, DDR2, DDR3 kaj LPDDR
• Datumoj ĝis 800 Mb/s (12.8 Gb/s pinta bendolarĝo)
• Plur-havena busstrukturo kun sendependa FIFO por redukti projektajn tempproblemojn
• Abundaj logikaj rimedoj kun pliigita logika kapablo
• Laŭvola ŝanĝregistro aŭ distribua RAM-subteno
• Efika 6-eniga LUT-oj plibonigas rendimenton kaj minimumigas potencon
• LUT kun duoblaj flip-flops por duktocentraj aplikoj
• Bloki RAM kun larĝa gamo de granulareco
• Rapida bloko RAM kun bajta skribo ebligas
• 18 Kb-blokoj kiuj povas esti laŭvole programitaj kiel du sendependaj 9 Kb-blokaj RAMoj
• Clock Management Tile (CMT) por plibonigita agado
• Malalta bruo, fleksebla horloĝo
• Ciferecaj Horloĝaj Manaĝeroj (DCMs) eliminas horloĝan dekliniĝon kaj devociklon misprezenton
• Phase-Locked Loops (PLLs) por malalt-jitter horloĝo
• Frekvenca sintezo kun samtempa multipliko, divido kaj fazoŝanĝo
• Dek ses malalt-deklinaj tutmondaj horloĝretoj
• Simpligita agordo, subtenas malaltkostajn normojn
• 2-pingla aŭtomata detekta agordo
• Larĝa triaparta SPI (ĝis x4) kaj NOR-fulma subteno
• Karakterizaĵo riĉa Xilinx Platform Flash kun JTAG
• MultiBoot-subteno por fora ĝisdatigo kun multoblaj bitfluoj, uzante gardan protekton
• Plifortigita sekureco por dezajno protekto
• Unika Aparato DNA-identigilo por dezajno-aŭtentikigo
• AES bitstream ĉifrado en la pli grandaj aparatoj
• Pli rapida enigita prilaborado kun plibonigita, malalta kosto, mola procesoro MicroBlaze™
• Industri-gvidaj IP kaj referencaj dezajnoj
